|
실험 16 결합형 카운터
[서 적] 디지털 공학 실험, 임해진 정도영 외 4명, 두양사, 2006년,
20장 링 시프트 카운터와 존슨 시프트 카운터
[사 이 트] 공주대학교 가상강의실 : http://princess.kongju.ac.kr/
-- 이론적 설명 부분 참조 (회로도 및 그림 부분)
|
|
|
회로를 만드는 것만 해도 중간에 실수를 하여서 출력 파형이 잘못 나오는 경우도 생기는데 어떻게 설계를 하는 것인지 궁금하기도 하다.
결과 및 토론
이번 실험은 OR, XOR게이트를 만드는 것과 펄스 파형을 이용해 OR, XOR의 논리게이트를 테스
|
|
|
0.1V
11
결함 회로 전압(오실로 스코프)
0.024V
4.48V
0.056V
0.012V
결과 및 결론
이번 실험은 논리 프로브를 구성하여 TTL회로의 임계치 레벨을 구하고 만들어놓은 논리 프로브 회로로 7404소자를 테스트 해보는 것이다.
그냥 글만 읽어보면 간단한 회로
|
|
|
간 회로
슈미트 트리거 회로 아래의 내용은 타 게시판에서 옮겨온 내용입니다. 디지탈회로의 기본신호 레벨은 High(\"1\"),Low(\"0\") 그리고 특수하게 High 임피던스 상태 이렇게 세 레벨이 있습니다. 여기서 하이임피던스는 중간값을 의미합니다.
|
|
|
논리상태를 적어 놓아라(SPDT 스위치 경우 스위치의 상태를 바꾸는 순간, 저촉 부분은 기계적 반동에 의해 몇 번 되 15
D 래치 및 D 플립-플롭
■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
■ 심층 탐구
♠ 참고 자료 ♠
|
|
|
회로를 간단히 할 수 있다.
Pspice Simulation
반가산기
회로도
Simulation 결과
전가산기
회로도
Simulation 결과
Referance
디지털공학실험(김상욱외 7명) 복두출판사
디지털공학(장은영외 1명) 신화전산기획 1. 실험관련내용(이론)
2. 실험계획 및 주
|
|
|
실험은 이론으로만 배웠던 NAND, NOR, 인버터 게이트를 실험적으로
게이트의 진리표를 작성해보았으며 NAND, NOR 게이트를 이용하여 다른 기본 논리 게이트 또한 구성해보았다. 그리고 많이 봐왔던 게이트 모양뿐만 아니라 ANSI/IEEE 라는 직사각형
|
|
|
회로 설계 해보기
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
1
0
0
1
10
1
1
0
1
∴
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
1
0
0
1
10
0
0
0
0
∴
00
01
11
10
00
0
0
0
1
01
0
0
0
0
11
0
0
0
1
10
0
0
0
1
∴
00
01
11
10
00
0
1
0
0
01
0
0
0
0
11
0
0
0
0
10
0
1
0
0
∴ ■ 실험 목표
■ 사용 부품
■
|
|
|
논리식은 R로서, T에 low-to-high 전이가 일어날 때마다 회로가 다시 트리거(Retrigger)된다.
74123의 Q 출력 펄스폭은 외부 연결저항 R과 캐퍼시턴스 C에 따라
t = 0.33 RC로 주어진다. ■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
■
|
|
|
시간을 측정하라. 보고서에 측정된 시간을 기록하고
제조사의 데이터 시트의 최대치와 비교하라.
♠ 참고 자료 ♠
● 그림 17-2 (a) 번 시뮬레이션
● 그림 17-2 (b) 번 시뮬레이션 ■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
|
|
메뉴펼치기
