|
디지털 회로에는 유용하게 쓰일수 있다.
RTL
DTL
TTL
ECL
정논리 기본 gate
NOR
NAND
NAND
OR-NOR
최소 fan-out
5
8
10
25
gate당 소모전력 (㎽)
12
8
10
10
잡음 감응도
normal
good
very good
good
전달지연시간(㎱)
12
30
10
2
flip-flop동작 최대 주파수(㎒)
8
12
15
60
기능상 분
|
|
|
회로가 사용되면서 유접점 회로는 비교적 단순하고 저렴한 장점을 가지고 있으나 수명에 한계가 있고 제어 환경의 변화시 모든 회로를 다시 만들어야 하는 단점으로 인하여 사용이 축소되고 무접점 시퀀스가 이를 대신하게 되었다. 그러나
|
|
|
회로가 사용된다
tunneling ; 터널링
터널링은 인터넷을 사적(私的)이며 안전한 네트웍의 일부로서 사용하는 것으로서, 한 네트웍에서 다른 네트웍의 접속을 거쳐 데이터를 보낼 수 있도록 하는 기술을 말한다. 터널링은 두 번째 네트웍에 의해
|
|
|
논리 게이트에 관한 정보들, CDS라는 빛 감지 센서 등에 대해서 자세히 알 수 있었다. 그리고 많은 일들을 계획적으로 처리 하게 되어서 계획성이 조금 는것 같은 기분이다. 한 학기 동안 정말 평생동안 잊지못할 작업을 한 것 같다. 1. 작품
|
|
|
디지털 컨텐츠를 시간과 공간의 제약 없이 사용자가 특정 시스템을 통해서 정보를 얻을 수 있는 것.
㉯ 멀티미디어 시스템의 구성
1.1.1. 입력 장치스캐너, 디지털 카메라, 마이크, 비디오, 오디오, 캠코더, 음성 디지타이저출력장치모니터, 프
|
|
|
회로를 패리티 발생기(Parity Generator)라고 하고, 수신측에서 패리티를 검사하는 회로를 패리티 검사기(Parity Checker)라고 한다.
가령 110110101 이라는 DATA가 들어왔을 때 1의 개수가 짝수 개 이므로 패리티 비트는 1로 출력이 된다. 위의 회로도 같은
|
|
|
회로를 변화시키고 측정하라.
<그림 10-3>
이는 3상클럭의 파형이라고 하였다.
앞의 4상클럭과의 차이점은 클럭의 상단 에지에서 출력이 나타난다는 것이다.
●고찰
1. QA, QB, CLK, CLK\'의 표현으로 Φ1, Φ2, Φ3, Φ4의 논리방정식을 써라.
CK
A B
|
|
|
회로 계열이다. 클럭 주파수를 높이지 않고도 SDR SDRAM(synchronous dynamic random access memory)에 비해 대역폭이 거의 두 배나 늘어났다.
(9) 쿼드코어:
프로세서를 4개 탑재한 제품을 일컬음. PC나 스마트폰의 두뇌 역할을 하는 프로세서가 4개 탑재된 제
|
|
|
, Ziff-Davis, Ron White지음, (p.35~51)
.
http://blog.naver.com/gydusl1177
, 효여니의 블로그, <반도체지식>
.
http://blog.naver.com/magiclamp777
, 바바의 요술램프 블로그
.
http://www.dt.co.kr/contents.htm
디지털 타임즈<사설> 1.반도체 기억장치
2.RAM
3.ROM
|
|
|
회로의 발명
제2세대
1960
IC, LSI의 채용
제3세대
1973
1980
마이크로 프로세서의 출현
마이크로 컴퓨터 시대의 열림
퍼스널 컴퓨터의 보급
초대형 컴퓨터의 개발경쟁
제4세대 1. 컴퓨터의 기원
1.1. 계산기의 기원
1.2. 디지털과 아날로그
|
|
메뉴펼치기
