|
클락 펄스가 1일 때 flip-flop은 동작을 하고 0일 때는 동작을 하지 않는다.
이 차이가 동기식이냐 비동기식이냐 즉, latch와 flip-flop의 차이다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
|
|
로 설계
② 특징
- 시프트 레지스터 2개에 입력 A, B를 넣어 LSB(least significant bit)가 맨 오른쪽에 오도록 하고 전가산기의 Sum Carry를 저장하도록 Sum register와 Carry storage(플립플롭)를 전가산기에 연결하면 곧 직렬가산기 회로가 된다.
- 클럭 펄스가
|
|
|
동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법을 실험 과정과 결과를 통해 이해할 수 있었다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
< 참고문헌 >
|
|
|
수 있는 회로를 그려라.
Normal Count
Encoded output
00
1000
01
0100
10
0010
11
0001
2단 2진 카운터 회로
주어진 코드로 인코딩 할 수 있는 회로
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
|
|
있었다. 또한, 실험 전 충분한 공부와 내용 이해를 통해서 실험과정이 원활하게 이루어 질 수 있도록 해야 한다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
< 참고문헌 >
|
|
|
되었다. 또한, 실험 전 충분한 공부와 내용 이해를 통해서 실험과정이 원활하게 이루어 질 수 있도록 해야 한다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
< 참고문헌 >
|
|
|
. 사전에 실험 동영상 및 데이트시트 준비 등을 통해 실험이 매끄럽게 잘 진행될 수 있도록 노력해야 할 것이다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
< 참고문헌 >
|
|
|
회로이다.
2. 전가산기란 반가산기와 1개의 OR 게이트로 구성되어 있는데, 쉽게 말해 반가산기에서 출력된 자리올림수를 포함하여 3개의 출력 값을 더한 것이라고 말할 수 있다. 다음은 전가산기의 진리표다.
(3) 예비 보고서
1. 이론 부분을 이
|
|
|
회로 실험을 통해서 많은 것을 배우고 있습니다. 물론 많이 힘든 것도 사실인데 그 만큼 머릿속에 많은 것이 남았고 생각하고 있습니다.
항상 배우는 자세로 열심히 하겠습니다.
좀 이르긴 하지만 즐거운 한가위 보내세요..^^: 1. 제목
5.
|
|
|
로 (c) Loggic 회로 (d) 진가표
논리적 부정회로
(5) NOR 회로(논리화 부정회로)
입력 A, B 중 모두 OFF 되어야 출력이 ON되고 그 중 어느 입력단자 하나라도 ON되면 출력이 OFF 되는 회로
논리식
A
B
X
0
0
1
0
1
0
1
0
0
1
1
0
(a) 유접점회로 (b) 무접점회로 (c) Lo
|
|
메뉴펼치기
