|
실험은 논리함수 개념과 gate구조의 구조 및 기능을 습득하는 실험이다.
디지털공학 시간에 이론적으로만 배운 gate회로들을 직접 측정하면서 확인해볼수 있는 실험이었
다. 단순히 입력 값이 1(참)이 아닌 5V로 입력해줘야하고, 출력값 역시 5v
|
|
|
논리
begin
case(current_state)
ZfZ:begin
if(sequence_in==1)
next_state = OfZ;
else
next_state = ZfZ;
end
OfZ:begin
if(sequence_in==1)
next_state = OfO;
else
next_state = ZfO;
end
ZfO:begin
if(sequence_in==1)
next_state = OfZ;
else
next_state = ZfZ;
end
OfO:begin
if(sequence_in==1)
next_state = Of
|
|
|
실험에서 그래프가 불규칙하게 나온 것은 소자들의 오작동이나 연결이 제대로 안되었기 때문에 그랬을 가능성이 있다. 1. 실험결과
실험 1. 디지털 바이트 패턴 표현하기
실험 2. 555 디지털 클럭 회로
실험 3. LabVIEW 논리 상태 분석장치
|
|
|
실험을 그나마 수월하게 할 수 있었다. 하지만, 칩셋 1～2개로 실험하는 것도 이제 얼마 안 가서는 머리에 쥐가 날 정도로 회로를 만들어야 한다는 압박도 가해져 왔다. -_-;
2. 실험의 결과값은 정확히 출력되었는가?
예상값과 같게 출력 되었다
|
|
|
디지털게이트나 장치에 연결될 수 있다. 그러므로 TTL 게이트는 10의 팬 아웃을 갖는다.
5. 2개의 반덧셈기와 OR 게이트로 전덧셈기를 구성하시오.
Cin
A
B
Cout
S
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1 1. 여러 종류의 IC에
|
|
|
통해 보다 쉽게 이해하고 배울 수 있는 좋은 기회가 된 것 같다.
3.2 참고자료
▶ DigitalDesign, J.F.Wakerly, PrenticeHall, 2006.
▶ DigitalDesign PRINCIPLS&PRACTICES, J.F.Wakerly, PrenticeHall, 2002. 1. 프로젝트 개요
2. Source Code 분석 및 설계
3. 프로젝트 고찰
|
|
|
실험 과정 및 결과를 통해 부울대수(Boolean Algebra)와 드모르간의 법칙(De Morgan’s laws) 이론을 살펴 볼 수 있었는데, 디지털 회로의 설계와 해석을 용이한 부울대수를 사용하면, 변수 사이의 진리표 관계를 대수형식으로 표시와 논리도의 입출력
|
|
|
회로를 구성하여 실험을 통하여 이를 확인한다.
4.Background
반가산기(half adder)
컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위해 사용되는 논리 회로로써 반가산기는 2개의 디지털 입력(비트)을 받고, 2개의 디지털 출력(비트)을 생성한다. 즉, 표와
|
|
|
실험 및 결과 검토
0 출력 1 출력
2 출력 3 출력
4 출력5 출력
6 출력 7 출력
8 출력 9 출력
A 출력 B 출력
C 출력 D 출력
E 출력 F 출력
6. 결론
본 프로젝트를 통해 드-모르간의 정리를 이용 복잡한 논리회로를 간략화하여 간단한 회로로 만들 수 있다
|
|
|
1.목적
논리 반전기의 회로 기능과 중요한 특성 및 BJT를 이용한 논리 반전기 회로를 실험을 통해 이해
2.예비지식
2.1 이상적인 디지털 논리 반전기
그림 16.2 (a) 이상적인 논리 반전기의 전압 전달 특성과 (b)입-출력 전압 파형.
2.2 BJT 논리 반전
|
|
메뉴펼치기
