|
출력(Y)
(V)
A(V)
B(V)
0
0
0
5
0
5
0
5
5
0
5
0
5
5
5
0
5. 기초실험 (2)의 실험결과에 대한 타이밍도를 그리시오.
A
B
C
X
6. 다음 OR 게이트 회로의 논리식을 쓰시오.
X = ((A+B)+C)+D
Y = (A+B)+(C+D)
7. 다음 AND 게이트 회로의 논리식을 쓰시오.
X = ((AB)C)D
Y = (AB)(CD)
8. 본
|
|
|
가/감산기를 배웠다. 앞장에서 배웠던 가산기, 감산기를 합친 IC이다.
가산기이냐 감산기이냐의 기준은 제어입력신호를 무엇으로 주는가에 따라 IC의 기능이 달라졌다. ｢실험 9｣비교기 회로
｢실험 8 간단한 논리 회로 실험
|
|
|
수 있는지 검증
- LED로 동작을 확인 실험내용
4Bit- Sequence-Recognizing 설계
(1)상태도 작성
(2)상태표 작성
(3)K-map 작성
(4)Boolean expression
(5)테스트 데이터
논리 회로 작성
1.전체 회로도
2.로직애널라이저 캡쳐화면
고찰
참고문헌
|
|
|
회로가 잘 못 될 수도 있기 때문에, 가장 기본적인 NOT게이트, AND게이트, OR게이트로 회로를 구성하였다. 그렇기 때문에 다소 많은 수의 게이트가 사용되고 회로가 복잡해질 수 있지만 가장 기본적인 회로이므로 오차는 나타나지 않았다. 실험
|
|
|
알게 되었다. 그리고 그림 5-1의 회로를 만들어서 오실로스코프를 이용해서 파형을 관찰하여 도표 1을 작성 했다. 그리고 그림 5-2의 회로를 구성하여 표 5-4의 BCD코드의 1의 보수와 2의 보수를 알아내면서 실험을 마무리 했다. 처음에 4장의 논리
|
|
|
회로를 간단히 할 수 있다.
Pspice Simulation
반가산기
회로도
Simulation 결과
전가산기
회로도
Simulation 결과
Referance
디지털공학실험(김상욱외 7명) 복두출판사
디지털공학(장은영외 1명) 신화전산기획 1. 실험관련내용(이론)
2. 실험계획 및 주
|
|
|
회로 ASM 차트...........................................8
3.4 자판기 회로 진리표.............................................9
3.5 자판기 회로 회도로(블록도)......................................16
3.6 자판기 회로 Verilog HDL 코드.....................................17
3.7 자판기
|
|
|
험 방법1) 다음 그림의 회로를 구성하고, 진리표를 구하여 표로부터 D0 D3의 논리식을 AB로 나타내어라.
2) 다음은 7-segment의 진리치표이다. 회로를 구성하여 7-segment LED를 구동 확인하고 0 9숫자의 논리식을 표시하라.3) 세 번째 실험은 이번 실험
|
|
|
1 0
1 1 0
0
1
0
1
A0
1 1 1
1 1 1
0
1
1
0
A0
※첨부한 회로도는 PISPICE에서 아날로그 소자를 디지털소자로 대체한 회로도입니다.
실험 결과 : 2비트 비교기 (A≥B) 에 대한 결과 사진
1 0 1 1 => 0 0 1 0 1 => 1
0 0 0 0 => 1 1 1 1 1 => 1
결과 및 결론 : 이
|
|
|
실험 (2)의 회로의 구성에 대한 패턴도를 완성하시오
9. 본 실험을 하면서 나름대로 배운점을 쓰시오.
오픈 컬렉터의 의미, 3-상태 버퍼/인버터 특성, 논리 게이트의 지연시간 특성에 대해서 알 수 있었다. ｢실험 4｣X-OR, X-NOR 게이트
|
|
메뉴펼치기
