|
전가산기
Reference
1. 디지털논리시스템(동명사)-정의봉 저.
2. 디지털공학실험(복두출판사)-김상욱외 7명
3. Didital Logic Application And Design, Yarbrough 실험9. PLD를 이용한 회로구성
관련이론
○ PLD란?
○ PLA
○ PAL
실험계획
Reference
|
|
|
회로도 구성
Orcad Capture프로그램으로 회로도 구성
5. 브레드보드에의 예비 구성
6. 만능기판에의 실제 구성
자리 배치를 확인 한 후 IC를 먼저 납땜하여 자리잡도록 하고 전선을 미리 적당한 길이로 잘라 놓고 양끝피복을 벗겨놓고 인두가 가열
|
|
|
회로이론, 한경희외 공저, 형설출판사, 1991.2
2. 전기전자기초실험, 신정록외 공저, 한올출판사 1996.8
3. 전기회로, 최윤식외 공저, 의중당, 1996.2
4. 디지털전자회로, 김기남 저, 네트웍텔레콤 정보기술원, 1998.2
5. 집적회로, 이영훈 저, 상학당, 2002
|
|
|
강의 순서
Definition of VHDL
What & Why HDL?
HDL의 종류
VHDL’s History
Benefits of VHDL
Design Automation
디지털 논리회로의 설계환경 변천
Design Flow
2.개발환경의 이해 및 실습 - 강의순서
Design Entry
Project Compilation
Project Simulation
Device Programming
|
|
|
기말 프로젝트로 A+받은 작품입니다.
NEC의 74LSXX 시리즈 칩을 주로 사용했습니다.
회로도만 보셔도 이해하기 쉽습니다. 1. 사용 부품 List
2. 기능
* 디지털 시계 회로도 (pdf파일/1 page)
|
|
|
실험회로3
1) 실험과정
2) 실험결과
이번 실험은 정리 6)의 동일법칙을 검증하기 위한 회로를 설계하고 확인하는 실험이었다. 같은 종류의 입력이 들어왔을 때 OR게이트를 통과하면 논리합의 연산을 수행한다. 1과1의 논리합은 1이고, 0과 0의 논
|
|
|
실험에서 두 번째 실험을 하는데 풀업저항에 대하여 확실히 경험을 통해
제대로 이해 할수 있었다. 풀업저항으로 정말 고생하여 절대 잊혀지지 않을것 같다.
8. References
1. 참고문헌 및 사이트
1) 디지털 논리와 컴퓨터 설계 -M.Morris Mano and Chaarle
|
|
|
수 있었다.
6. 참 고 문 헌
(1) 대학전자회로 실험, 신인철 외 공저, 청문당, 1997.
(2) http://kin.naver.com/browse/db_detail.php?d1id=11&dir_id=1104&docid=698819 1.조합 논리회로
2. 병렬 가산기
3. 코드 변환 (Code Conversion)
4.결과
5.토의
6. 참 고 문 헌
|
|
|
논리를 만났을때 검증해볼 수 있는 장치가 될 수 있으므로 하나 만들어두어도
좋을 것이다. 위 그림의 회로에서 앞에서 소개한 Gate IC를 모두 실험해볼 수 있다. 단, 7404 NOT 게이트는 입출력핀이 달라 회로가 중복되므로 3번째 게이트 회로를
|
|
|
|
논리 회로에서 사용하는 게이트와의 관계를 불 대수의 공리 및 논리식의 표현으로 살펴보고, 복잡한 논리식을 간단하게 간소화하는 방법에 대하여 학습한 후 실험실습을 통한 실무 활용능력을 기를 수 있도록 한다.
1. 교재 및 단원명
|
|
메뉴펼치기
