|
공급
(b) 입력에 고전압 공급
[그림] 표준 TTL NAND 게이트 동작
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 600-607page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 149-152page 1. De Morgan의 정리
2. TTL NAND/NOR게이트의 정의와 동작
|
|
|
1. 목적
2. 이론
(1) NOT게이트
(2) AND게이트
(3) OR게이트
(4) NAND게이트 및 NOR 게이트
(5) NAND 게이트의 응용
(6) NOR 게이트의 응용
(7) XOR게이트
(8) XOR 게이트의 응용
3. 실험기구
4. 실험방법
5. 예비문제풀이
|
|
|
회로를 최대한 단순화 하지 않고 그대로 구성하여 회로가 복잡해지고 결국 회로 곳곳에서 에러가 발생하여 제대로 작동하지도 않을 뿐 아니라 수정도 불가능하게 되는 우를 저질러서 시간을 많이 소비하였다. 하지만 실험과정을 검토한 후
|
|
|
회로도를 완성하라. 제조업체의 데이터 시트를 보고 G라 표기되어 있는 STROBE 입력은 어떻게 연결해야 하는지 결정하라. 회로를 구성하고 가능한 모든 입력들을 테스트하여 회로의 동작을 확인하라.
모의실험&실험예측(PSPICE Simulation)
▶2비트
|
|
|
논리식은 R로서, T에 low-to-high 전이가 일어날 때마다 회로가 다시 트리거(Retrigger)된다.
74123의 Q 출력 펄스폭은 외부 연결저항 R과 캐퍼시턴스 C에 따라
t = 0.33 RC로 주어진다. ■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
■
|
|
|
실험이다
이번실험은 실험은 생각보다 해야할 분량도 많았고 솔직히 latch라는 회로가 좀 어려웠다.
기존실험처럼 단순히 * + > = 등 비교 덧셈 곱셈등 단순 산술이아니라 유지시키는 회로이기 때문이다. 이번실험을 통해 불변(이전상태기억)
|
|
|
하지만 특별히 계산해야 될 값이나 복잡한 식은 없기 때문에 설계한 대로 회로만 잘 구현한다면 예측한 대로 실험이 잘 이루어질 것으로 기대된다. 1. 목적
2. 실습 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
|
|
|
실험 회로도와 사진, 결과표
오실로스코프에 나타난 파형과 파형의 이해
가산기에서는 반가산기, 전가산기, 2-bit 병렬 가산기 에 관한 실험 회로도와 사진, 결과표 1. 실험목적
2. AND 게이트와 OR 게이트
가. AND 게이트 실험
나. OR 게이
|
|
|
지 카운터가 되는 칩이다. 0부터 12까지, 13카운트를 하기 위해서 and게이트와 nand게이트를 이용하여 회로를 만들었다. 전압원과 접지를 달아서 클럭을 주게 되면 카운터가 되는 것을 검증하였다.
1번과 2번 실험에서의 회로는 JK플립플롭과 T플
|
|
|
실험값으로 CLK = 0, CLR = 0, Input = 0을 넣고 실행한 결과는 위와 같다. 결과포트인 A, B, C, D에 각각 0, 0, 1, 1의 값이 출력되는 것을 알 수가 있다. 따라서 이번 실험의 회로도와 실험결과를 토대로 이 실험은 참이라는 것을 알 수가 있다. ＿
수고하
|
|
메뉴펼치기
