|
Flip-Flop회로가 있는데, 회로도는 다음과 같다.
[그림 7] 쌍안정 멀티 바이브레이터
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 319-361page
최신 전자 공학, 이수원 외 공저 (학문당) 401-403page
2진 카운터와 2진수
1. 목적
1) 2진 계수기 (Binary Co
|
|
|
decoder를 통해 나오는 bit, 그리고 모듈 자체의 clock값을 AND게이트로 통과시켜 clock을 발생시키고, 해당 clock에서만 register data의 입력이 일어나도록 구현해야 하는 것으로 추측된다. ① SR Latch의 설계
② D Flip-Flop의 설계
③ Register의 설계
|
|
|
연산이 이루어지고 있음을 확인할 수 있다.
이로써 1 port General Purpose Register File의 설계가 완료되었다. ① General Purpose Register File의 시뮬레이션 결과
① SR Latch(with clock)의 설계
② D Flip-Flop의 설계
③ General Purpose Register File(1 port)의 설계
|
|
|
회로이다. 기억소자라는 것을 활용해서 더 복잡한 회로를 꾸밀 수 있도록 연습과 노력이 필요해 보인다. 1. Title
2. Name
3. Abstract
4. Background
(1). 순차논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
|
|
|
JK 입력 상태에 따른 Q 출력 파형을 그려라.
CLK
J
K
Q
2) 다음의 진리치표를 갖는 T-FF 회로는 JK-FF를 사용하여 구성하라.
T
0
1
[여기표]
T
J
K
0
0
0
0
×
0
1
1
×
0
1
0
1
1
×
1
1
0
×
1 1.제목
2.목적
3.이론및 실험원리
4.실험장치
5.실험방법
|
|
|
D값이 ‘11’이 되어 And게이트를 통과하면서 1이 되면, 연결된 LED가 켜지게 된다(1HZ로 분주).
실험2 : D Flip-Flop 을 이용한 4bit Shift Register
위 회로도와 시물레이션을 보면 4개의 D Flip-Flop이 사용됨을 알수 있다.
D Flip-Flop은 SR 플립플롭과 NOT 게이
|
|
|
D 플립플롭은 입력이 두 번째, 2개의 출력이 각각 다섯 번째, 여섯 번째에 있는 것이 특징이다.
4. PSpice 시뮬레이션 회로도 및 결과
JK Flip-Flop 실험
실험1) 다음 회로도를 구성하고, 표를 완성하시오.
실험1 회로도
실험1 시뮬레이션
실험2) 다음
|
|
|
디지털회로 및 시스템”, 문운당
[4] 대한전자공학회, “디지털 전자회로 및 시스템 실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “디지털 논리 설계”, 북두출판사
[7] 김정태 “디지털 이론 및 실험”, 차송&nbs
|
|
|
디지털회로 및 시스템”, 문운당
[4] 대한전자공학회, “디지털 전자회로 및 시스템 실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “디지털 논리 설계”, 북두출판사
[7] 김정태 “디지털 이론 및 실험”, 차송&nbs
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
메뉴펼치기
