|
회로에 의해 통제되는데, 게이트 회로는 다시 각 연산코드에 대해 특별한 알고리즘이나 순서를 사용하는 순차 논리 장치에 의해 통제된다. 연산장치 내에서 곱셈이나 나눗셈은 일련의 덧셈이나 뺄셈 그리고 자릿수를 이동하는 방법(shift) 등
|
|
|
6. 논의 사항
1) Booth 알고리듬과 일반 shift and add 알고리듬의 차이점을 논하시오.
일반 shift and add algorithm은 곱셈을 수행하는데 있어서 시프트-더하기 곱셈 알고리즘이 항상 제대로 동작하지 않는다. 특히 하나 또는 두 개의 오퍼랜드가 음수
|
|
|
회로에 의해 통제되는데, 게이트 회로는 다시 각 연산
코드에 대해 특별한 알고리즘이나 순서를 사용하는 순차 논리 장치에 의해 통제된다.
연산장치 내에서 곱셈이나 나눗셈은 일련의 덧셈이나 뺄셈 그리고 자릿수를 이동하는
방법(shift) 등
|
|
|
똥피하기 게임을 KIT에 구현
- 디지털논리회로실험 프로젝트 최종 보고서
0. 목차
- 서론
- 본론
- 결론
- 참고문헌
- 프로젝트 후기
1.서론
설계 구성 요소 : 목표 및 기준 설정
- 개발 동기(목적), 차별성
이 프로젝트를 설계하게된 것은 Dot Matrix
|
|
|
회로를 전가산기라 한다. 전가산기는 Ai 및 Bi와 전단에서 넘어온 자리올림수 Ci(Carry-in)의 세 입력을 더하여 합 Si(Sum)와 자리올림수 Ci+1(Carry-out)을 발생한다. 전가산기를 위한 진리표는 표2와 같이 된다. 이를 간략화하면 다음과 같은 논리식으
|
|
|
1.Definition of VHDL
2.What & Why HDL?
3.HDL의 종류
4.VHDL’s History
5.Benefits of VHDL
6.Design Automation
7.디지털 논리회로의 설계환경 변천
8.Design Flow
개발환경의 이해 및 실습 - 강의순서
1.Design Entry
2.Project Compilation
3.Project Simulation
4.Device Programming
|
|
|
.
DISCUSSION
·transition time은 10%에서 90%까지 움직이기 위한 digital 신호가 요구되는 시 간이다.
·propagation time은 입력이 50%, 출력이 50% 교차되었을 때 사이에서의 시간이 다. 1.UNIT OBJECTIVE
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
|
|
|
OR gate의 연산 결정
DISCUSSION
OR gate의 출력은 어떤 입력이 high일 때 high이다.
NOR gate의 출력은 어떤 입력이 high일 때 low이다.
high input은 OR 또는 NOR gate에서 불가능할 것이다.
low input은 OR 또는 NOR gate에서 가능할 것이다.
OR/NOR gate 출력은 서로 보완
|
|
|
출력은 25KHz이다.
. JK flip-flop에서 J와 K input은 항상 보수이다.
. D-type flip-flop으로서 JK flip-flop을 형성하기 위해 J input은 반대로 되고 K input에 연결된다.
. JK flip-flop이 D-type flip-flop으로 형성될 때 Q output은 J input의 logic state와 같다. Q-not output은 J의
|
|
|
l data의 제어를 설명하라.
DISCUSSION
·컴퓨터 데이터 변환은 동적으로 일어난다.
·CS 제어신호는 address decoder를 통해 CPU에 의해서 시작된다.
·CPU는 R/W 신호를 사용하는 변환의 방향을 선택한다.
·CPU는 데이터가 안정적으로 될 때까지 기다린다.
|
|
메뉴펼치기
