|
ors that are a good test for the priority function it performs.
library IEEE;
use IEEE.std_logc_1164.all;
entity priority is
port(D: in std_logic_vector(3 downto 0);
A : out std_logic_vector(1 downto 0);
V : out std_logic);
end priority;
architecture structural of priority is
begin
V <= \'0\' whe
|
- 페이지 5페이지
- 가격 800원
- 등록일 2007.07.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
is given in Figure 3-35. Find the Boolean function for each of the outputs. Describe the circuit function carefully.
sol) [M.Morris MANO] 디지털 논리와 컴퓨터 설계 3장 연습문제
Logic and computer design fundamentals
3단원 연습문제입니다.
2번 6번 10번 14번 18번 22번 26번
|
- 페이지 6페이지
- 가격 1,300원
- 등록일 2007.07.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
between all full adders by demonstrating that a 0 and a 1 can be propagated from C0 to C4.
Sol>
A
0
1
0
1
0
1
0
1
B
0
1
0
1
C0
S
0
1
2
1
2
3 [M.Morris MANO] 디지털 논리와 컴퓨터 설계 5장 연습문제
Logic and computer design fundamentals
5단원
2 6 10 14 18 22 26 번
연습문제입니다
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2007.07.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
td_logic;
Q : out std_logic
);
end component;
signal D_in, c, Q_out : std_logic_vector (3 downto 0)
begin
C(0) <= EN;
C(1) <= C(0) and Q_out(0);
C(2) <= C(1) and Q_out(1);
C(3) <= C(2) and Q_out(2);
CO <= C(3) and Q_out(3);
D_in(0) <= C(0) xor Q_out(0);
D_in(1) <= C(1) xor Q_out
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2007.07.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로는 그 결과 값을 통해 1의 개수가 홀수 일 때는 1로 출력하며, 짝수 일 때는 0으로 출력됨을 알 수 있었다. 이번실험이 비교적 간단한 실험이었지만 논리 게이트를 직접 구성하고 측정함으로써 논리 게이트의 동작특성을 이해하는데 많은
|
- 페이지 3페이지
- 가격 800원
- 등록일 2009.06.29
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
반가산기
반가산기는 두 개의 2진수 A와 B를 더하여, 합 S와 자리올림 C를 출력하는 논리회로이다. 다음 아래의 진리표와 회로를 보자.
A
B
S
C
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
이 책에 집필자는 가산기에 기본은 덧셈이라고 집필하고 있다. 그래서 A와 B
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2008.03.26
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
논리회로의 입력
차기상태
조합논리회로 출력
입력
현재상태
플립플롭 입력
x
A
B
A
B
0
0
0
1
0
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
0
1
1
0
1
0
1
1
0
0
0
0
0
0
1
0
1
0
0
0
0
1
1
0
1
1
1
1
1
1
1
1
1
1
1
카르노 맵(D 플립플롭을 이용하는 경우)
AB
X
00
01
11
10
0
1
1
1
1
1
AB
X
00
01
11
|
- 페이지 13페이지
- 가격 9,660원
- 등록일 2014.05.28
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리회로 실험에서 주로 사용되는 직접회로는 74XX TTL 계열이며 바이폴라(bipolar)형 트랜지스터로 구성되어 있으며 5V를 "on"(이진수 1)상태로, 0V를 “off”(이진수 0)상태로 사용한다. RRL은 주로 DIP(Dual-in-line Package)형이며 기능에 따라 14핀, 16핀 등
|
- 페이지 2페이지
- 가격 800원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리회로 시간에 배웠던 래치와 플립플롭의 동작을 직접 확인해 볼 수 있었다. 래치의 경우 클록 신호가 허용되어 있는 동안은 연속적으로 입력 변화가 출력에 전달되는데 반해, 플립플롭은 오로지 클록 신호에 따라서만 그 출력이 바뀌는 것
|
- 페이지 5페이지
- 가격 800원
- 등록일 2013.04.25
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
참고 자료
논리회로실험 (정용진·이원석·신평호) 생능출판사
전자공학의 기초 (이영근 저) - 광림사; 601-620p. 미적분 회로
1. 목적
2. 참고 사항
3. 참고 자료
RC 발진기/ Wien 브릿지 발진기
1. 목적
2. 참고 사항
3. 참고 자료
|
- 페이지 7페이지
- 가격 1,500원
- 등록일 2004.09.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|