• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 3,638건

논리 전개 방식까지 머릿속에 미리 정리해둬야 한다. 그렇게 하지 않고 쓰면 나중에 논점을 잃고 갈팡질팡하게 된다. 시간을 아끼겠다고 곧장 써내려가다가 낭패를 보는 수가 있는데 그거야 말로 소탐대실이다. 성균관대 학부대학 교수 박정
  • 페이지 18페이지
  • 가격 2,200원
  • 등록일 2012.07.03
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
디지털유산 보전활동을 펴오고 있다. 그 활동의 하나로 1996년에 발행된 최초의 문화웹진 ‘스키조’를 복원해 서비스하고 있다. 이 웹진은 도발적인 주제를 경쾌한 논리와 촌철살인의 미학으로 다루어 기존의 종이신문에 문화적인 반격을 해
  • 페이지 11페이지
  • 가격 2,000원
  • 등록일 2006.09.24
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
)의 전략 1. 방문자(Visitor)는 고객(Partner)이 아니다 2. 공급자 논리에서 고객 논리로 발상 전환 3. 어떻게 방문자를 고객으로 만들 것인가 Ⅷ. 향후 E비즈니스(이비즈니스, E-BIZ, 인터넷비즈니스)의 방안 Ⅸ. 결론 참고문헌
  • 페이지 12페이지
  • 가격 6,500원
  • 등록일 2013.07.24
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
회로의 재삽입으로부터 비로소 찾아질 수 있을 것이다. 참고문헌 ◎ 마쓰오카 다케오(2000), 소니의 선택 소니의 성공, 연합뉴스 ◎ 이한검(1986), 경영정책 전략론, 형설출판사 ◎ 아사쿠라 레이지(2000), 소니의 야망, 디지털 네트워크로 세계를
  • 페이지 12페이지
  • 가격 5,000원
  • 등록일 2009.03.11
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
정착하기 위해서 지식담당 임원(CKO: Chief Knowledge Officer)을 지정하도록 권고하고 있음 4.1 정보기술의 변화에 대응하는 새로운 가치사슬모형 4.2 디지털 경제 4.3 e-business 시스템 모형 4.4 주요 e비즈니스 시스템 구성요소들
  • 페이지 27페이지
  • 가격 3,000원
  • 등록일 2006.02.16
  • 파일종류 피피티(ppt)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
만들었다. K-map에서 1을 묶기 용이해 SOP(Sum of Product) 방식을 택했다. 1) a, d, e = x0y0 + x1x0’y1y0’ 2) b = 0 3) c = x1x0y0 + x0y1y0’ 4) f = x0y0 + x1x0y0 + x0y1y0’ 5) g = x0y0 + x1’x0’ + y1’y0’ 6) h = x1’x0’ + y1’y0’ + x1’y1’ + x1y1 6. 회로 설계 Cost 수는 19(Gate
  • 페이지 5페이지
  • 가격 1,000원
  • 등록일 2019.07.17
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
회로도와 실험의 결과를 보아 이 실험은 참이라는 것을 알 수가 있다._ 제목 : T 플립플롭(T Plipplop) 실습 날짜 : 11월 8일 목적 : T플립플롭의 개념파악과 이해를 통한 기능수행을 익힌다. 회로도 _고찰 T플립플롭은 하나의 입력 T를 갖는데 가
  • 페이지 17페이지
  • 가격 2,300원
  • 등록일 2002.12.17
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
래는 브레드보드에 구현한 “전자주사위”의 회로이다. 실제로 구현해 본 결과 회로는 1번 만에 이상 없이 작동되었다. 따라서 기존의 계획을 수정하지 않기로 하였다. 5. 결 과 PCB 범용기판(단면) 100mm x 200mm를 이용하여 회로를 구성하였다. 첫
  • 페이지 7페이지
  • 가격 1,000원
  • 등록일 2011.12.06
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
클록의 주기는 60ns로 하시오. 우선 VHDL로 설계하면 다음과 같다. 7474 소자를 사용하여 회로를 구성하면 다음과 같다. 시뮬레이션을 해보면 다음과 같다. 클록이 상승할 때 트리거가 발생하는 경우로 하였다. 4비트 레지스터의 경우 출력파형을
  • 페이지 13페이지
  • 가격 2,000원
  • 등록일 2011.11.25
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
회로를 설계하면 다음과 같다. 입 력 합 Carry X Y Z S C 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 3-1. 74283 4비트 가산기를 사용하여 4비트 가산기를 구성하시오. 3-2. 다음 덧셈을 실행하여 결과를 측정하시오. 3. 4비트 adder 74283 2
  • 페이지 6페이지
  • 가격 1,000원
  • 등록일 2011.11.25
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
top