|
양쪽에 놓이면 Q와 Q-not은 high이다.
.SET와 RESET 입력에 low가 걸리면 RS flip-flop회로에서는 보수의 출력을 유발 하는 것을 금지한다.
EXERCISE 5-2 D-Type Flip-Flop
EXERCISE OBJECTIVE
D-type flip-flop의 특징을 밝힌다.
DISCUSSION
.대표적인 D-type flip-flop기호는 다음
|
|
|
회로를 개폐하는 역할
3-상태 버스 버퍼
- 3-상태(Tri-State) 버퍼
. 3가지의 상태
. 0의 상태, 1의상태, 고저항 상태(high-impedance state)
;* 고저항 상태: 개회로와 같은 상태로서 출력이 차단되는 상태
- 3-상태 버퍼 게이트에 대한 그림 기호
. 제어입
|
|
|
로그램이 최적화된 설계인지는 잘 모르겠지만 앞서 언급했던 cnt overflow 현상만 보정해주면 정확한 설계라고 보여진다. - Specification of STLC
- I/O signal description
- Block diagram of system
- State diagram
- Verilog HDL source code
- Test plan & Result
- Simulation
|
|
|
배치도를 참조하여 아래 회로를 구성한다. 7404, 7408, 7432의 7번 핀은 접지하며, 14번 핀은 +5V의 전압을 인가한다. A와 B에 입력을 표와 같이 변화시키면서 출력 상태를 기록하여라.
B
A
X
0
0
0
0
1
1
1
0
1
1
1
0
시뮬레이션
회로
결과
7400 IC 핀 배치도
|
|
|
회로 구성을 바꾸어서 어떤 상황 아래에서만 빨리 동작하도록 만들었기 때문이다. 말하자면 메인보드에 캐시메모리를 사용하는 것과 동일하다.
RDRAM(Rambus DRAM) RDRAM은 램버스사에서 개발한 새로운 형태의 DRAM으로서 1바이트당 2ns의 빠른 버스
|
|
|
회로의 속도 개선과 직결된다. 디지털 회로에서 중요한 위치를 차지하고 있는 덧셈 회로의 속도 개선을 위해 여러 carry 계산 방법들이 제안되었다. 1. 실험 결과
(1) Verilog 코드
(2) wave form
(3) 진리표
(4) Delay time
2. 결과 분석 및 토의
|
|
|
논리식 X=D*(1+BorC) => X=D*(1) =>X=D 가 된다.
2.NOR게이트들만 사용하여 그림 8-4의 등가회로를 그려라.
드모르간의정리 X+Y=X*Y 와 X+X=X 를 이용하면 등가회로를 그릴수 있다.
3.BCD 무효 코드 검출기에 대한 진리표(표 8-2)에서 A입력이 사용 되었지만
|
|
|
브레드보드에 회로를 구성할 때 배선이나 선 색에 따른 시각적 모습 등 바쁜 마음에 완성도가 아직 많이 부족해서 더 노력해야할 것 같다. 디지털 공학 실험
8장 순차논리회로 설계 및 구현(2)
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
회로와 다르게 배선을 하였거나 LED를 이용한 출력을 확인할 때 높은 저항을 써서 출력을 제대로 확인 못해서 확인하는데 시간이 많이 걸렸다. 또 회로구성은 잘 디지털 공학 실험
7장 순차논리회로 설계 및 구현(1)
결 과 보 고 서
1.
|
|
|
구상 회의
11월 29일 : 디지털회로 설계 및 부품 선정
12월 2일 : 회로 배선 및 제작, 작동 확인
12월 3일 : 최종 점검 및 보완
12월 7일 : 텀 프로젝트 발표 목차
1. 주제선정동기
2. 주제소개
3. 진리표
4. 하드웨어
5. 진행계획
6. Q&A
|
|
메뉴펼치기
