목차
실험8
논리회로 간소화
실험 목표
사용 부품
이론 요약
실험순서
실험8보고서
실험목표:
결과 및 결론:
평가 및 복습문제
▶고찰
논리회로 간소화
실험 목표
사용 부품
이론 요약
실험순서
실험8보고서
실험목표:
결과 및 결론:
평가 및 복습문제
▶고찰
본문내용
입력들에 대해서만 출력이 정상이다. 이 문제점을 설명할 수 있는 가능한 원인을 두가지 이상 제시하고, 정확한 원인을 구별해내는 방법을 설명하여라.
이 문제를 해결하고 원인을 구별하기위해서는 반드시 카르노맵을 이용하여야 원인을 접근할수 있다. 진리표와 카르노맵을 그리면 고장회로는 X=D의 식이 생성된다.
BADC
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
1
1
1
1
10
0
0
1
1
-진리표- 8-4정상회로 카르노맵
스위치
입력
8-4 정상 회로 출력
올바르게동작하지 않는 회로 출력
DCBA
X
X
0000
0
0
0001
0
0
0010
0
0
0011
0
0
0100
0
0
0101
0
0
0110
0
0
0111
0
0
1000
0
1 (정상과반전)
1001
0
1 (정상과반전)
1010
1
1
1011
1
1
1100
1
1
1101
1
1
1110
1
1
1111
1
1
맵으로 읽는 최소곱의 합:
X=BD+DC = D(B+C)
BADC
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
1
1
1
1
10
1
1
1
1
올바르게 동작하지 않는 회로 카르노맵
맵으로 읽는 최소 곱의 합
X= D
올바르게 동작하지 않는 회로의 카르노맵을 계산하면 X=D가 되게 된다.
즉 D의 입력에만 영향을 받는 회로가 된다는것이다.
카르노맵의 결과식 X=D와 X=D(B+C)를 생각해서 가능한 원인을 고려하게 되면 다음과같은 원인을 파악할수 있다.
① OR게이트의 출력이 NAND게이트 입력에 미연결 (OR게이트 출력 개방)
이유:OR게이트의 출력이 NAND게이트로 연결이 되지 않는다면 NAND 게이트에는
D입력과 개방입력이 들어가게 된다. TTL논리에서 개방입력은 HIGH를 나타내므로
X=D*개방입력(1) => X=D 가된다. 입력 D=0 X=0 , D=1 X=1 이 되므로 가능한 원인이다.
②C,B 스위치 둘중 접지가 개방 (접지제거)
C,B스위치 둘중하나의 접지가 제거된다면 C,B 둘중 하나는 스위치 입력에 상관없이 TTL에는 항상 1입력이 들어가게 된다. 논리식 X=D*(1+BorC) => X=D*(1) =>X=D 가 된다.
2.NOR게이트들만 사용하여 그림 8-4의 등가회로를 그려라.
드모르간의정리 X+Y=X*Y 와 X+X=X 를 이용하면 등가회로를 그릴수 있다.
3.BCD 무효 코드 검출기에 대한 진리표(표 8-2)에서 A입력이 사용 되었지만 그림 8-4의 회로에서는 연결되지 않았다. 그 이유를 설명하여라.
이부분을 알기위해서는 BCD코드와 카르노 맵에대해서 알아야한다.
BCD 코드는 2진화 10진코드로써 4비트 2진수체계이다.
4비트체계이니 입력이 4개가 되므로 DCBA 4개입력 모두 사용이 되어야한다.
또한 카르노맵을 이용하여 표현식을 간소화 시킬수 있고 8-4회로는 카르노맵을 통해 간소화된 결과식으로 회로를 구성하였기 때문에 A입력이 사용이 되지 않는것이다.
즉 카르노맵 간소화를 하면 X= BD+DC = B(D+C)가 되므로 A입력이 사용이 안된것이다.
만약 카르노맵의 간소화 작업을 거치지않고 BCD코드를 식으로 표현하면(무효는 1로가정) X=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD 가된다. 간소화를 거치지 않고 회로를 구성한다면은 A입력도 사용을 하게 될것이다.
다만 간소화를 하게 되면 시간적,경제적으로 회로 구성에 유리하니 간소화를 시켜 회로를 구성하고 간소화후 필요없는 입력은 연결을 하지 않게 되는것이다.
▶고찰
이번실험의 목적은 BCD 무효코드 검출기에 대한 진리표를 작성하고 카르노맵을 이용하여 작성된 진리표를 표현식으로 간소화 시키는것이다.
또한 간소화된 표현식으로 회로를 구성하고 테스트를 해보며 회로내의 결함을 만들어 결함에대한 영향을 확인해 보고 영향을 예측해보는 실험이다.
이번실험에서는 드모르간의 정리를 이용하여 OR게이트를 NAND게이트로 대체시켜 회로를 구성해보는것이 첫 번째 문제해결의 요인이 었다. 드모르간 정리를 모른다면 회로를 구성할 수가 없는 실험이었다. 대신 드모르간정리를 이용하면 논리게이트를 2개까지 필요없고 1개로도 회로를 구성할수 있다는 사실을 알수 있었다.
첫 번째실험은 OR게이트를 NAND게이트로 대체시켜 회로를 구성시켜서 출력결과를 확인해보는 실험이다.
처음에 그림8-4 회로도대로 회로를 구성하고 있는데 OR게이트를 주지않다는것을 깨달았다. OR게이트없이? 어떻게 회로를 구성하지?라고 고민하다 NAND게이트를 이용해서 OR게이트를 표현할수 있다는것을 이용하여 회로를 구성후 테스트를 해보았다.
8-2진리표 대로 출력결과는 정상적으로 나왔고 성공적으로 마친 실험이었다.
첫번째 실험을 통해서 드모르간정리가 이렇게 사용되고 카르노맵을 이용하면 긴 논리식을 간소화시켜 회로도가 간단히 표현될수 있다는점을 알게되었고 카르노맵 간소화를 할수 있는방법에대해서 알 수 있었고 카르노맵을 활용하는 유익한 실험이다.
두 번째 표 8-4의 문제점을 주어지고 그에대한 영향을 확인해보는 실험을 하였다.
결함을 주어지고 영향을 확인해 보았다.
일부 결함은 출력이 정상적으로 표현되기도 하고 일부실험은 출력이 바뀌어서 나오는경우도 있었다.
문제번호 1은 풀업저항의 역할을 알수있는 문제점이었고 불안정회로가 되나 출력결과는 정상적으로 나타나게 되었다.
문제번호 2는 NAND게이트 접지를(D스위치) 개방하면 항상 HIGH(1)이 입력된다는 알수있었고 문제번호3은 LED불빛이 저항의 크기에따라 달라질수 있는것을 알수있었다.
문제번호 4는 LED는 발광다이오드로써 극성에 반대가되면 출력이 나타나지 않는다는것을 알수 있었다.
문제번호 5는 A스위치는 이회로에서 사용되지 않는다는 점을 알수있었다.
결함문제를 해결하면서 배운 내용으로 평가 및 복습문제 1번을 해결하는데 큰도움이 되었다.
이번실험을통해 카르노맵을통해 논리식을 간소화하면 논리회로도 간소화가 될수있다는점과
드모르간정리를 이용하면 논리게이트를 최소한으로 사용을 줄일수 있다는점도 알수 있었다.
이번실험은 기존의 드모르간의정리를 활용하고 카르노맵으로 간소화된 회로를 구성하고 출력결과를 확인할수있는 유익한 실험이 되었다.
이 문제를 해결하고 원인을 구별하기위해서는 반드시 카르노맵을 이용하여야 원인을 접근할수 있다. 진리표와 카르노맵을 그리면 고장회로는 X=D의 식이 생성된다.
BADC
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
1
1
1
1
10
0
0
1
1
-진리표- 8-4정상회로 카르노맵
스위치
입력
8-4 정상 회로 출력
올바르게동작하지 않는 회로 출력
DCBA
X
X
0000
0
0
0001
0
0
0010
0
0
0011
0
0
0100
0
0
0101
0
0
0110
0
0
0111
0
0
1000
0
1 (정상과반전)
1001
0
1 (정상과반전)
1010
1
1
1011
1
1
1100
1
1
1101
1
1
1110
1
1
1111
1
1
맵으로 읽는 최소곱의 합:
X=BD+DC = D(B+C)
BADC
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
1
1
1
1
10
1
1
1
1
올바르게 동작하지 않는 회로 카르노맵
맵으로 읽는 최소 곱의 합
X= D
올바르게 동작하지 않는 회로의 카르노맵을 계산하면 X=D가 되게 된다.
즉 D의 입력에만 영향을 받는 회로가 된다는것이다.
카르노맵의 결과식 X=D와 X=D(B+C)를 생각해서 가능한 원인을 고려하게 되면 다음과같은 원인을 파악할수 있다.
① OR게이트의 출력이 NAND게이트 입력에 미연결 (OR게이트 출력 개방)
이유:OR게이트의 출력이 NAND게이트로 연결이 되지 않는다면 NAND 게이트에는
D입력과 개방입력이 들어가게 된다. TTL논리에서 개방입력은 HIGH를 나타내므로
X=D*개방입력(1) => X=D 가된다. 입력 D=0 X=0 , D=1 X=1 이 되므로 가능한 원인이다.
②C,B 스위치 둘중 접지가 개방 (접지제거)
C,B스위치 둘중하나의 접지가 제거된다면 C,B 둘중 하나는 스위치 입력에 상관없이 TTL에는 항상 1입력이 들어가게 된다. 논리식 X=D*(1+BorC) => X=D*(1) =>X=D 가 된다.
2.NOR게이트들만 사용하여 그림 8-4의 등가회로를 그려라.
드모르간의정리 X+Y=X*Y 와 X+X=X 를 이용하면 등가회로를 그릴수 있다.
3.BCD 무효 코드 검출기에 대한 진리표(표 8-2)에서 A입력이 사용 되었지만 그림 8-4의 회로에서는 연결되지 않았다. 그 이유를 설명하여라.
이부분을 알기위해서는 BCD코드와 카르노 맵에대해서 알아야한다.
BCD 코드는 2진화 10진코드로써 4비트 2진수체계이다.
4비트체계이니 입력이 4개가 되므로 DCBA 4개입력 모두 사용이 되어야한다.
또한 카르노맵을 이용하여 표현식을 간소화 시킬수 있고 8-4회로는 카르노맵을 통해 간소화된 결과식으로 회로를 구성하였기 때문에 A입력이 사용이 되지 않는것이다.
즉 카르노맵 간소화를 하면 X= BD+DC = B(D+C)가 되므로 A입력이 사용이 안된것이다.
만약 카르노맵의 간소화 작업을 거치지않고 BCD코드를 식으로 표현하면(무효는 1로가정) X=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD 가된다. 간소화를 거치지 않고 회로를 구성한다면은 A입력도 사용을 하게 될것이다.
다만 간소화를 하게 되면 시간적,경제적으로 회로 구성에 유리하니 간소화를 시켜 회로를 구성하고 간소화후 필요없는 입력은 연결을 하지 않게 되는것이다.
▶고찰
이번실험의 목적은 BCD 무효코드 검출기에 대한 진리표를 작성하고 카르노맵을 이용하여 작성된 진리표를 표현식으로 간소화 시키는것이다.
또한 간소화된 표현식으로 회로를 구성하고 테스트를 해보며 회로내의 결함을 만들어 결함에대한 영향을 확인해 보고 영향을 예측해보는 실험이다.
이번실험에서는 드모르간의 정리를 이용하여 OR게이트를 NAND게이트로 대체시켜 회로를 구성해보는것이 첫 번째 문제해결의 요인이 었다. 드모르간 정리를 모른다면 회로를 구성할 수가 없는 실험이었다. 대신 드모르간정리를 이용하면 논리게이트를 2개까지 필요없고 1개로도 회로를 구성할수 있다는 사실을 알수 있었다.
첫 번째실험은 OR게이트를 NAND게이트로 대체시켜 회로를 구성시켜서 출력결과를 확인해보는 실험이다.
처음에 그림8-4 회로도대로 회로를 구성하고 있는데 OR게이트를 주지않다는것을 깨달았다. OR게이트없이? 어떻게 회로를 구성하지?라고 고민하다 NAND게이트를 이용해서 OR게이트를 표현할수 있다는것을 이용하여 회로를 구성후 테스트를 해보았다.
8-2진리표 대로 출력결과는 정상적으로 나왔고 성공적으로 마친 실험이었다.
첫번째 실험을 통해서 드모르간정리가 이렇게 사용되고 카르노맵을 이용하면 긴 논리식을 간소화시켜 회로도가 간단히 표현될수 있다는점을 알게되었고 카르노맵 간소화를 할수 있는방법에대해서 알 수 있었고 카르노맵을 활용하는 유익한 실험이다.
두 번째 표 8-4의 문제점을 주어지고 그에대한 영향을 확인해보는 실험을 하였다.
결함을 주어지고 영향을 확인해 보았다.
일부 결함은 출력이 정상적으로 표현되기도 하고 일부실험은 출력이 바뀌어서 나오는경우도 있었다.
문제번호 1은 풀업저항의 역할을 알수있는 문제점이었고 불안정회로가 되나 출력결과는 정상적으로 나타나게 되었다.
문제번호 2는 NAND게이트 접지를(D스위치) 개방하면 항상 HIGH(1)이 입력된다는 알수있었고 문제번호3은 LED불빛이 저항의 크기에따라 달라질수 있는것을 알수있었다.
문제번호 4는 LED는 발광다이오드로써 극성에 반대가되면 출력이 나타나지 않는다는것을 알수 있었다.
문제번호 5는 A스위치는 이회로에서 사용되지 않는다는 점을 알수있었다.
결함문제를 해결하면서 배운 내용으로 평가 및 복습문제 1번을 해결하는데 큰도움이 되었다.
이번실험을통해 카르노맵을통해 논리식을 간소화하면 논리회로도 간소화가 될수있다는점과
드모르간정리를 이용하면 논리게이트를 최소한으로 사용을 줄일수 있다는점도 알수 있었다.
이번실험은 기존의 드모르간의정리를 활용하고 카르노맵으로 간소화된 회로를 구성하고 출력결과를 확인할수있는 유익한 실험이 되었다.
추천자료
디지털 논리회로 프레젠테이션 1시간분량
디지털 논리회로-TTL
디지털_논리회로_요점정리
[A+ 결과] 논리회로 실험 .래치와 플립플롭(Latcj & Flip- flop)실험 사진 및 파형 모두첨부
[A+ 결과] 논리회로 실험 .ram (random access memory)실험 사진 및 파형 모두첨부
[A+ 결과] 논리회로 실험 멀티플렉서와 디멀티플렉서 (Multiplexer & Demultiplexer)실험...
[A+ 결과] 논리회로 실험 BASIC GATE(AND NAND NOR OR)[사진 및 파형 모두첨부]
[A+ 결과] 논리회로 가산기와 감산기실험 사진 및 파형 모두첨부
논리회로 실험 . D/A & A/D 컴버터 (CONVERTER) DAC & ADC 실험 사진 및 파형 모두첨부
[A+ 결과] 논리회로 실험 가산기 , 반가산기, 감산기, 디코더 , 카운터[사진 및 파형 모두첨부]
TTL 게이트와 PLD를 이용한 논리회로실험 [2장 결과]
논리회로 CSA (Carry Select Adder) Design and Simulation
2012년 동계계절시험 디지털논리회로 시험범위 핵심체크
디지털 논리회로 111 detection(감지)
소개글