|
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://cafe.naver.com/carroty.cafe
(3) http://blog.naver.com/nowcafe?Redirect=Log&logNo=20016488913 1. 제목
2. 개요
3. 이론
4. 설계과정
5. VHDL Code
6. 결과 및 분석
7. 토의사항
8. 참고문헌
|
|
|
설계를 통해 BCD 카운터(74LS192P), 분주회로(74LS90), 클럭회로(SCO-020 1MHz), 디코더 등의 디지털 회로를 이해하는 총체적인 실험이다. SCO-020칩은 1MHz에서 수십 MHz에 이르는 다양한 종류의 칩들이 존재하나 각각의 칩은 한 가지 종류의 클럭 신호만 발
|
|
|
회로의 이미터 저항의 값으로 shutdown 하기 위한 보호 회로이다. Comparater 동작으로 파괴방지용 또 돌입전류 발생 시 차단 보호이다.
4번은 RC osc이다. 이 주파수도 실상 설계에 많은 역할을 한다. 100KHz, 1Mhz로 할 것인지는 설계자의 필요에 따라
|
|
|
비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다. 예비레포트를 통해 과 의 위상 차이 변화에 따른 XOR를 이용한 위상 검출기의 특성을 파악하였고, 위상 제어 루프 회로를 설계하여 중요 단의 파형을
|
|
|
설계실습 계획서를 통하여 AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR, NXOR 게이트의 기능을 갖는 회로를 설계해보고 그 동작을 확인해 볼 수 있었다. 또한 AND 게이트와 OR게이트 각각의 입출력 시간 딜레이를 구하는 방법과 NAND 게이트가 동작하
|
|
|
비교적 낮은 주파수 대역에 이용（수Hz ∼ 수백KHz）
증폭도가 높으면 왜곡이 많아지고
낮으면 발진 할 수 없는 등 증폭도에 제한
유일한 주파수에서 발진
(3) 측정 예상 값
① 계획서의 (1)에서 설계한 대로, 그림 1에 주어진 Wien bridge 발진기
|
|
|
디지털 회로설계(Digital Logic Design) - 박인규 저 <문운당>
2. 디지털 설계 이론과 실습 John F. WAKERLY 저 <에드텍>
3. 디지털 회로 설계 이동렬 저 <생각>
4. 최신 디지털 회로 설계 이태원교수, 임인칠교수 공역 <Prentice Hall>
|
|
|
디지털공학 상태그래프 상태표
BCD to binary 한글파일 설명 설계회로
계산기.cct
3.12MB
1개의 Hex Keybord로 입력값을 쉬프트레지스트에 따로따로 저장하는 방법.hwp……………2p
BCD to Binary설명.docx……………………………………………
|
|
|
설계실습이 잘되었는가? 잘되었다면 무슨 근거로 잘되었다고 생각하는가?
잘 안되었다면 그 이유는 무엇이라고 생각하는가?
부하저항에 따라 전압이 바뀌게 되더라도 결국은 안정적인 값으로 출력해주는 제어회로의 동작을 확인해보는 가
|
|
|
회로에 사용.
- Master-Slave Flip Flop: 레이싱 현상 방지구성(1상의 클록펄스)
(3) 74LS73
이번에 우리가 실험에서 사용하게 될 소자로서 Dual JK Flip Flop이며 이는 Falling edge에서 값이 변하도록 설계되어 있는 특징을 지니고 있다. Data sheet를 통해 내부구
|
|
메뉴펼치기
