|
회로를 구성한다
(5)Clear 입력에 0->1로 하여 Q1Q2=00으로 만든다.
(6)클록입력에 펄스를 주어서 Q1Q2의 상태표를 기록한다.
5.Reference
디지털 회로 실험 <한양대학교>
디지털 논리 회로 <John M. Yarbrough> 1.제목
2.실험 목적
3.관련
|
|
|
1. 실험 목적
1) 회로의 분석에 사용되는 테브난과 노턴의 정리를 이해하고 응용하는 능력을 키운다.
2) 테브난 실험 회로도를 설계하여 전압원과 전류원의 등가회로를 구한다.
2. 실험용 기기 및 부품
1) 디지털 멀티미터
2) 브레드보드
3)
|
|
|
회로의 장단점을 간략하게 설명하라.
장 점
단 점
멀티플렉서를
사용한 회로
▶4변수의 논리함수를 구성 가능
▶병렬-직렬 데이터 변환 구성 가능
▶임의 입력변수의 MUX 구성 가능
IC의 수 감소
디코더를
사용한 회로
설계가 복잡
구현시 미리
|
|
|
회로를 이용한 2진 비교기 회로를 결선하고 입력 A, B에 따른 출력 X, Y, Z를 측정하라.
그림5-8 XOR 게이트 응용회로
그림5-9 2진 비교기 (Binary Comparator)
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험
|
|
|
1.Definition of VHDL
2.What & Why HDL?
3.HDL의 종류
4.VHDL’s History
5.Benefits of VHDL
6.Design Automation
7.디지털 논리회로의 설계환경 변천
8.Design Flow
개발환경의 이해 및 실습 - 강의순서
1.Design Entry
2.Project Compilation
3.Project Simulation
4.Device Programming
|
|
|
설계 모형들의 특성과 차이점 비교분석 연구.
교육학 연구. 36(1). 187-212.
석문주 외7(1997). 학습을 위한 수행평가. 교육과학사.
육영해(1998). 구성주의의 본질적 측면에 대한 몇 가지 고찰. 교육학 연구. 36(1).171-186. 전통적 교수-학습방법
|
|
|
회로는 4비트용으로 설계하지만 레지스터 A를 위해 8비트로 쉽게 확장될 수 있다.
표 8-1 비교기에 대한 진리표
입 력
출 력
X
0 0
0 0
1
0 0
0 1
0
0 0
1 0
0
0 0
1 1
0
0 1
0 0
1
0 1
0 1
1
0 1
1 0
0
0 1
1 1
0
1 0
0 0
1
1 0
0 1
1
1 0
1 0
1
1 0
1 1
0
1 1
0 0
1
1 1
0 1
1
1 1
1 0
1
1 1
|
|
|
회로이다. 입력변화에 EK른 출력 X와 Y의 값을 측정하라.
그림3-11 개방 컬렉터 TTL NAND 게이트 결선회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.17 ~ p.28
③ 디
|
|
|
회로 / sedra
[2]. http://www.AllsheetData.com
[2]. http://upgrade.kongju.ac.kr/cgi-bin/tr.cgi?a=d&i=2N3904&q=l 1. 서 론
1. 이 론
1) 공통 이미터 증폭기
2) 이미터 저항을 가진 공통 이미터 증폭기
2. 설계과제 의도
2. 사용할 BJT 소자에 대한 특성분석
1)
|
|
|
회로를 설계하라. 회로도를 제출하라. (b) RL의 전압과 전류는 얼마인가?
(a) Thevenin 등가회로를 설계하고, 제출하라.
RTh (Ω)1.093(kΩ)
VTh ()-()4.198(V)
↑그림2 Thevenin 등가회로
(b) RL의 전압과 전류는 얼마인가?
VL 0.9731481330.973(V)
IL0.0029495870.00295(mA)
3.3
|
|
메뉴펼치기
