|
정값에 대한 설명이 필요.
2 설계 회로도
3 설계 결과 그래프
주파수 20Hz
주파수 2000Hz
주파수 20000Hz
4 설계 사양과 비교
항목
설계 결과(시뮬레이션)
비교
주파수
f = 20 Hz
전압 이득
Av 최대값
Vin(pp) = 0.007V
Vout(pp)=0.985V
Av = 140
전력이득 =43dB
출력
|
|
|
반감산기가 두 개 사용된 것을 볼 수 있으므로, 양쪽의 빌림을하나의 OR 게이트로 연결하여 그림 4-24과 같이 표현하기도 합니다.
그림 4-24 반감산기를 사용한 전감산기
참고문헌
김학련의 디지털 공학
논리회로 홍경호 한빛미디어
|
|
|
않습니다. 1. 서론: 디지털 논리 회로의 중요성
2. 본론
1. 조합 논리 회로(Combinational Logic Circuit)의 개념 및 특징
2. 순서 논리 회로(Sequential Logic Circuit)의 개념 및 특징
3. 조합 논리 회로와 순서 논리 회로의 비교
3. 결론
|
|
|
회로의 구성방법과 LED,7404인버터의 내부구조와 역할에 대해 알수있었으며 추가적으로 브레드보드의 사용법과 오실로스코프 디지털 멀티미터를 겸용해서 사용법을 익히는 유익하고 도움이 되는 실험이었다. 논리프로브구성
실험결과
|
|
|
설계실습계획서에 구성된 회로를 토대로 실습을 진행한 결과 비교적 정확한 값들이 얻어진 것으로 보아 실습계획서 역시 잘 작성된 것 같다. 또한 실험에서 발생된 오차들은 좀 더 정확한 오차의 사용과 회로 구성값들의 정확한 조절을 통해
|
|
|
비교 쇼핑기업 중 비교적 늦게 시장에 뛰어든 다나와 닷컴은 15억원의 자본금을 바탕으로 한 디지털카메라 가격 비교 사이트로 시작했다. 컴퓨터, 디지털 카메라. 핸드폰, 가전 등을 비롯한 모든 전자 제품에 대한 가격 비교 서비스 사업을 통
|
|
|
시계는 초,분,시로 구성되어 있다. 위의 블록도와 같이 시계는 동작하게 되어 있다.
디지털 회로에 전원 DC 5V 와 시계의 타이머 NE555 클럭 입력을 준다.
여기서 디지털 시계의 회로를 제대로 이해하기 위해서는 무엇보다 카운터 설계에 대한
|
|
|
디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR을 0→1로 하여 모든 플립플롭들을 해제(clear)시키고 CLK에 클럭 펄스를 하나 씩 트리거시키면서 Q3~Q0의 논리상태를 측정하여 표 1(a)에 기록한다.
(2)비동기식 카운트-다운
|
|
|
회로 4개), EEPROM(EE011-Winbond)
FND 500, 푸시버튼 SW, 330Ω(세그먼트용), 1KΩ(발진용), 2.7KΩ(발진용), 220㎌(발진용)
전체 회로도
<설계보고서>
- 2009 디지털 공학 실습 과제 2 -
EEPROM 실험
과목명 : 디지틀공학실습
학 과 : 전자공학과
학 번 :
이 름
|
|
|
비교, 분석하라. 공진주파수, 반전력주파수, 대역폭, Q-factor의 이론치와 실험치를 비교하라. 오차는 몇 %인가 오차의 원인은 무엇이라 생각하는가? 11장 예비 레포트…………………………………8p
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
|
|
메뉴펼치기
