|
디지탈 회로에서 사용법 >
> 전압레벨 변환 방법
<아날로그 회로에서 사용법>
1. 컬렉터 저항（Rc)의 결정
2. 이미터 저항（Re）의 결정
3. 베이스 저항（R1과 R2）의 결정
4. 커플링 콘덴서(Cin)의 용량결정
5. 바이패스 콘덴서（Ce）의 결정
|
|
|
시기에 출력 전압이 포락선을 따르지 못하여 생기는 일그러짐 무선설비기사_정리_1[1]._디지탈전자회로
무선설비기준_요점정리
무선통신기기_요점정리
무선통신시스템_요점정리
안테나공학_요점정리
전자계산기일반_요점정리
|
|
|
인버터인데 인버터가 굉장히 크고 무거워서 제품에 장착이 불가능하다. usb 포트로부터 제품 내 커패시터를 충전시켜서 핸드폰을 충전시키는 것은 휴대성에 위배된다는 문제점이 도출되었다.
설계 내용
설계 회로도 및 실제 회로
휴대폰 충전
|
|
|
설계된 골절 방지용 의복, 수술로 인해 신체의 일부를 잃은 환자들의 신체를 정밀하게 보완하는 의복 등이다. 웨어러블 패션의 확산은 정장산업을 지금 보다 더 축소시킬 것이다. 정장을 입고 컴퓨터를 하거나 스마트폰을 자유자재로 사용하
|
|
|
회로를 VHDL로 설계하고 회로를
구성하여 출력을 확인하여 보시오. 클록의 주기를 60ns로 하시오.
우선 VHDL로 설계하면 다음과 같다.
7474 소자를 사용하여 회로를 구성하고 시뮬레이션 해보면 다음과 같다.
출력 Q를 BUFFER로 설정하고 클록이 상승
|
|
|
회로구성
② 실험결과
12) Performance : P1dB
① 회로구성
② 실험결과
13) Performance : Conversion Gain By Freq
① 회로구성
② 실험결과
14) Performance : IMD
① 회로구성
② 실험결과
15) Performance : Isolation
① 회로구성
② 실험결과
6. 토의 및 토론
믹서 설계 실
|
|
|
디지털 시스템의 전형적인 클럭 파형으로 반드시 대칭이 아니라도 된다. 클럭 파형의 한 주기를 클럭 사이클 시간이라고 하며, 모든 논리소자들은 한 클럭 사이클보다 적은 시간내에 상태전이를 마쳐야 한다. 대부분의 디지털 회로들은 시스
|
|
|
기기
13.디지털 TV/방송 기기
14.차세대 PC
15.임베디드 S/W
16.홈 네트워크 기기
17.디지털 콘텐츠(DC) & S/W솔루션
18.텔레매틱스 기기
19.지능형 서비스 로봇
20.IT SoC
* 레포트를 쓰고 나서 느낀점
|
|
|
디지털 회로에는 유용하게 쓰일수 있다.
RTL
DTL
TTL
ECL
정논리 기본 gate
NOR
NAND
NAND
OR-NOR
최소 fan-out
5
8
10
25
gate당 소모전력 (㎽)
12
8
10
10
잡음 감응도
normal
good
very good
good
전달지연시간(㎱)
12
30
10
2
flip-flop동작 최대 주파수(㎒)
8
12
15
60
기능상 분
|
|
|
회로 설계를 위한 반도체 공학, 유장렬, 엄우용, 권순석 공저, 형성출판사, 2003.2.25
반도체 공학, 강기성, 박택진, 윤길중 공저, 한올출판사, 1997.2.10
http://kin.naver.com/open100/entry.php?docid=178768
http://blog.naver.com/hoslaw/120006269331
http://www.kisti.re.kr/rnbd2/ht
|
|
메뉴펼치기
