|
Flip Flop
1.정의
2개의 출력핀 Q 및 Q` 가 있고, Q=0,Q`=1 및 Q=1,Q`=0인 2가지의 안정 상태가 있으며, 외부로부터 주어지는 입력조건에 따라서 그 어느 것인가를 결정하는 회로를 Flip Flop 이라 한다. 1.논리게이트
(1)논리게이트 개요
(2)논리
|
|
|
Flop 에서는 RC, D, jk Flip-Flop 에 관한 실험 회로도와 사진, 결과표
오실로스코프에 나타난 파형과 파형의 이해
가산기에서는 반가산기, 전가산기, 2-bit 병렬 가산기 에 관한 실험 회로도와 사진, 결과표 1. 실험목적
2. AND 게이트와 OR 게이
|
|
|
게이트를 거쳐 1 이므로 앞 래치의 출력 값으로 뒤 래치의 출력이 고정된다.
논리회로
타이밍도
JK 플립플롭
- 74LS73, 74LS76은 Dual JK M/S Flip-Flop이다.
< 플립플롭 (Flip-Flop) >
- 보통 기본형 플립플롭이나 래치도 플립플롭이라고 하지만 원칙적
|
|
|
논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
(5). T Flip-Flop
5. Simulation
(1). SR Latch 회로
(2). D Flip-Flop
(3). JK Flip-Flop
(4). T Flip-Flop
6. Experimental Results
(1). SR Latch 회로
(2). D Flip-Flop
(3).
|
|
|
Flip-Flop 실험 (NOR게이트 사용한 S-R래치)
S
R
Q
Qvar
0
1
0
1
0
0
0
1
1
0
1
0
1
1
0
0
0
0
X
X
- RS Flip-Flop 실험 (NAND게이트 사용한 S-R래치)
S
R
Q
Qvar
0
1
1
0
0
0
1
1
1
0
0
1
1
1
0
1
0
0
1
1
- RS Flip-Flop 3번 실험
S
R
CLK
Q
Qvar
0
0
0
x
x
0
0
1
x
x
0
1
0
x
x
0
1
1
0
1
1
0
0
0
1
1
0
1
1
0
1
1
|
|
 |
탕으로 두 입력 신호를 논리‘0’으로 리셋 시키는 구조를 사용함으로써 Up과 Down신호가 충분한 시간동안 논리‘1’의 값을 유지할 수 있도록 설계하였고 이에 따라 위상주파수 검출기가 NAND 게이트의 문턱전압에 상관없이 동작하게 함으로써
|
|
 |
논리 회로 (Digital Logic Circuits)
□ 기본 논리 게이트(AND, OR, NOT, NAND, NOR, XOR, XNOR)의 진리표를 작성하시오.
□ 플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌
|
|
 |
논리게이트 a.b+c바
라플라스로 XY 전달함수구하기
인덕턴스 에너지
환상솔레노이드 자계
기전력 자속으로 자기저항구하기 1.관리, 감독 없이도 스스로 업무를 처리하며 남들이 꺼리는 업무나 궂은일도 주도적으로 나서서 해결한다.
[자
|
|
 |
스터 개발입니다. 이를 위해 다음과 같은 세부 목표를 설정했습니다.
- 높은 이동도를 가진 양자점 제작
- 양자점 트랜지스터의 게이트 제어 기술 개발
- 양자점 트랜지스터를 이용한 논리 회로 구현
○ 연구 방법
본 연구를 진행하기 위해 다
|
|
메뉴펼치기
