|
UP, 4번핀은 DOWN
- 14번핀은 클럭
- 2V정도의 인풋전압, 3.5V정도의 아웃풋전압
4. Multisim 시뮬레이션 회로도 및 결과
실험 1)
시뮬레이션 결과
- 아무것도 나타나지 않는다.
- 74LS47의 4번 핀과 5번 핀이 VCC에 연결되어 있지 않고, 독립적으로 연결되어
|
|
|
디지털 회로에서 사용되며, 카운트를 증가 또는 감소시키기 위해 입력 신호를 받는 특징을 보이는데, 이 소자와 스위치를 이용하여 순차적으로 카운트를 증가 또는 감소시켰다고 분석할 수 있다.
오차분석
※ 이론분석, 실험 결과와 결과 분
|
|
|
및 수정
․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․
6. 결론 및 느낀점
․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․
|
|
|
디지털회로설계 및 언어
Verilog practice
2000000000 000
Practice 1: Up counter
Practice 2: Down counter
Practice 3: Up-down counter
Practice 4: Moore FSM “1011” Sequence Detector
Prob.1: Falling Edge Detector
Falling_Edge_Detector.v source code
module Falling_Edge_Detector(sequence_in,clock,reset,de
|
|
|
.(n은 플립플롭의 수)
6. 참고문헌
* 디지털 디자인 (M, Morris Mano, Michel D, Ciletti : 교보문고)
* http://terms.naver.com/
*http://blog.naver.com/pegacissus?Redirect=Log&logNo=8010924(74194회로) 1. 서 론
2. 이 론
3. 실 험
4. 결과 및 논의
5. 결론
6. 참고문헌
|
|
|
Background
◈ 카운터(counter)
(1) 비동기형 카운터
(2) 동기형 카운터
◈ 동기식 순차회로와 비동기식 순차회로
◈ 동기식 modulo-N 카운터
◈ BCD 카운터
5. Simulation
6. Experimental Results
7. analysis
8. Conclusion
9. References
|
|
|
회로를 그리시오. J-K 플립플롭과 NAND로 구성하시오.(준비물 : SN7476, SN7400)
(4) 0~9까지 셈을 하는 카운터를 설계하시오. 출력이 3,6,9일 때, 출력이 siren=1이 되는 회로를 설계하시오.
(5) J-K 플립플롭과 NAND를 이용한 16진 비동기식 up/down 카운터를
|
|
|
한다.
(2) PROM과 EPROM을 비교 설명하라.
⇒ PROM은 공장에서 한번 찍어나온 그 값을 가지고 쓰는것이므로 데이터를 바꿀수 없다.
EPROM의 Erasable PROM으로써 실험목적
실험준비물
예비과제
실험 (홀수 번 실험 시뮬레이션)
설계 및 고찰
|
|
|
counter의 동작을 수행하게 된다.
< 실험에 대한 고찰 >
이번 실험에서는 binary/gray counter를 설계하였다. 처음에는 어려울 것 같았으나 교수님께서 앞부분의 3bit up/down counter의 소스코드를 잘 이용하라고 힌트를 주셨고, 실험 수업 이후 다른
|
|
|
알 수가 있다. 따라서 이번 실험의 회로도와 실험결과를 토대로 이 실험은 참이라는 것을 알 수가 있다. ＿
수고하셨습니다＿ 1.D 플립플롭(D Flipflop)
2.D 플립플롭을 이용한 JK플립플롭
3.T 플립플롭(T Plipplop)
4.동기식 카운터(Counter)
|
|
메뉴펼치기
