|
회로이다. 시뮬레이션 파형의 위쪽 2개가 입력 아래쪽이 출력이다. 입력의 네 가지 경우에서 ==0V일 때만 , 모두 Cut off되어 출력이 5V이고, 나머지 경우는 saturation되기 때문에 출력이 0V가 된다. 따라서 이 회로는 입력이 둘 다 0일 때만 출력이 1
|
|
|
회로는 신호를 적당한 레벨로 잘라서 노이즈를 차단하는 역할을 한다는 결론을 내릴 수 있다.
(4) 리미터
▶ 입력전원의 첨두치를 1.2~3.8V 까지 0.6V씩 변화시켰다.
출력단의 정현파의 모습이 입력전원이 1.8V(약2V)이후일 때부터 일그러지는 것을
|
|
|
회로)
(입력 50㎷/div 출력 .5V/div 가로 1ms/div) (입력 50㎷/div 출력 .5V/div 가로 0.2ms/div)
▶ 0.1㎑ 일때 : =11 ▶ 1㎑ 일때 : =11
(입력 50㎷/div 출력 .5V/div 가로 20㎲/div) (입력 50㎷/div 출력 .5V/div 가로 10㎲/div)
▶ 10㎑ 일때 : =11 ▶ 20㎑ 일때 : =11
(입력 50㎷/
|
|
|
회로도 구성 사진
(2) [표 10.2] 동작점의 직류 전압
동작점
예상값(V)
0.65
0.66
1.73
6.68
1.85
7.88
0.97
측정값(V)
0.604
0.612
1.503
7.27
1.625
8.28
0.830
▶ 예상값과 약간의 차이가 있지만 저항과 커패시터들의 실측값에 대한 오차 때문이다. 그래도 예상값과
|
|
|
회로도의 DAC0800 부분을 살펴보고 이의 동작을 설명하시오. (74HC573 역할, DAC0800 입출력, LM741의 역할 등)
문제 2. 주어진 코드 중 main 함수의 각 줄에 주석을 달고, 이 함수가 어떻게 sine 함수를 연속적으로 발생하는지 설명하시오.
문제 3. 이
|
|
|
.
끝으로 저항의 특징을 알아보고 멀티미터 활용도 알아본 의미있는 실험이었다. 예비보고서
1. 실험의 목적
2. 실험을 위한 기초 이론
3. 실험방법
결과보고서
1. 실험의 목적
2. 실험용 기기 및 부품
3. 실험 결과
4. 고찰 및 토의
|
|
|
JFET 트랜지스터의 출력 특성, 드레인 특성, 그리고 전달 특성을 예측하고 직접 확인하는 실험
포화전류 IDSS와 핀치 오프 전압(Pinch-off Voltage) VP 측정 요약문 1
실험내용 1
실험결과 2
문제점 및 애로사항 5
결론 5
|
|
|
동증폭기를 나타내었다. Q2의 입력은 비반전입력으로 식별되고 Q1의 입력은 반전입력으로 식별된다. 이상적으로 Q1과Q2 회로는 동일한 특성을 가진다. 이들 회로는 동일한 특성을 가지기 때문에 정지 전류 값인 IE도 동일하다.
IE1=IE2
양쪽 이미
|
|
|
d/sample/lissaju.html
2.http://cont111.edunet4u.net/2002/dipole72/Home/6/6-2.htm
3. 그림은 강의 노트에서 발췌함.
(3) 다음 회로를 구성하라.
1) 주파수가 1 kHz, VP-P = 4 volt인 정현파를 입력으로 인가하고, VO(t)와 IO(t)의 진폭과 위상차를 측정한다. IO(t)의 진폭은 저
|
|
|
회로에서 어떤 부호계열의 신호를 다른 부호계열의 신호로 바꾸는 변환기로서
\\여러 개의 입력 단자와 여러 개의 출력 단자로 이루어져 있으며, 어느 1개의 입력 단자에 “1”이라는 신호가 주어지면 그 입력 단자에 대응하는 출력 단자의 조
|
|
메뉴펼치기
