|
논리 연산 - 두수의 크기를 비교, 판단
누산기 - 산술 및 논리 연산 결과를 일시적으로 기억
가산기 - 2개 이상의 수의 합을 출력으로 하는 논리 회로
보수기 - 뺄셈을 할 때 사용되는 보수를 만들어 주는 회로
기억 레지스터 - 주기억 장치로
|
|
|
회로이다. 작동형태는 XOR게이트와 동일 하다.
2.1.5 최적 회로 구성(최소소자수, 최소비용수)
회로이해 : 간단한 방법은 Toggle Switch를 이용하는 것이다. 작동형태는 위의 회로도와 같다. 이 회로는 논리 게이트를 빼고 그 대신 Toggle Switch를 이용
|
|
|
회로를 구성한다. (R1=1kΩ , R2= 2kΩ, R3=1kΩ, Rx=300Ω)
직류전원 V=5V를 인가한다
검류계(G)의 지침이 0을 가리키도록 가변저항 R3을 조절한다.
R3을 제거한후 멀티미터로 저항값을 측정하여 기록한다.
식16.4로 Rx를 계산하여 기록한다.
Rx를 표16-1(pg234)
|
|
|
1. 개요
3개의 입력과 2개의 출력을 가지는 full adder를 설계하고, 이를 확장시켜 4-bit full adder를 설계한다.
2. 이론
- Full adder?
컴퓨터 내에서 2진 숫자(bit)를 덧셈하기 위한 논리 회로. 3개의 입력과 2개의 출력을 생성한다. 덧셈해야 할 2개
|
|
|
회로를 나타 내었다. 입력 신호는 r1fmf 통하여 반전 입력단자에 인가되며 출력은 f2를 통하여 동일 입력단자로 귀환된다는 식의 논리인데, 여기서 출력값을 보면 알수 있듯이, 반전 증폭기는 오히려 서로 입력값이 먼저 들어가게 되면 출력값
|
|
|
③ 가정양육수당 지원 ④ 부모급여 도입
(2) 여성의 범죄로부터의 자유를 위한 제도주의
① 범죄피해자 보호·지원할 통합 전담 기관 신설 ② 디지털성범죄 피해자 지원센터 신설 ③ 신변보호 국가가 책임제
<결론>
3. 출처 및 참고문헌
|
|
|
디지털 비안정 멀티바이브레이터의 발진주파수는 로 한다.
따라서 설계된 비안정 멀티바이브레이터의 소자값은 다음과 같다.
소자
값
3. 참고문헌
- 전자회로 및 실험(Ⅱ), 상학당, 이영훈, 이일근 공저.
- 전자통신전공실험, 상학당, 김인태 저
|
|
|
회로 실험
4) 중간 탭 변압기를 이용한 전파 정류회로
㉠ 스위치 S1 , S2 : Close , S3 : Open
측정전압
피크-피크 전압(VPP)
직류전압(V)
입력전압(VAC)
9.6
0.034
출력전압(VDC)
1.4
0.267
입력전압
출력전압
- 분석
S3가 Open 상태이므로 이 회로는 다이오드를 1
|
|
|
논리 0으로, 0볼트를 논리 1로 하는 부 논리.
☞ 부 논리 : 두 개의 전압 레벨 중에 높은 것을 논리 0으로 대치하고 낮은 것을 논리 1로 대치한다.
[부 논리 정리]
정 논리에 의해 입출력 변수가 결정될 때 조합 논리 회로(Combination logic network)가 어
|
|
|
등) 설계 완료
디지털 파트 (DAC, ADC, Processor 등) 설계 완료
2010-2학기
SONAR와 Motor 연결
설계 보완 및 수정
설계 완성!! 전담인력구성
설계 계획사항
Analog 회로 구성 & 회로도
부품 List & 부품 규격서
설계 진행상황
앞으로 해야 할 일
|
|
메뉴펼치기
