• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 1,677건

의 진리값표 ( 표 5 ) 부논리의 AND회로의 진리값표 입 력 1 입 력 2 출 력 1 1 1 1 0 0 0 1 0 0 0 0 6. 스레시홀드 (그림 1)~(그림 3)의 논리회로에서는 0을 0V, 1을 5V로 하여 설명하였지만, 실제로 트랜지스터나 다이오드를 사용한 회로에서는 0으로 하고
  • 페이지 5페이지
  • 가격 1,000원
  • 등록일 2010.03.17
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
맵 등을 이용) ⑶ 완성된 부울대수식에 의하여 필요한 논리 게이트를 결정하여 논리회로를 구성한다. 예비 문제 1. 다음 논리식을 부울 정리 및 공리를 이용하여 증명하시오. ⑴ A+AB=A ☞ 부울정리 7 ⑵ A+B=A+B ☞ 부울정리 8 ⑶ (A+B)(A+C)=A+BC ☞ 부
  • 페이지 11페이지
  • 가격 2,300원
  • 등록일 2007.03.25
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
리를 이용하여 논리회로를 간소화시킬 수 있는 능력을 키운다. [기본이론] 1.부울대수 부울대수는 AND와 OR의 기본개념을 이용하여 다음과 같이 정리할 수 있다. 논리곱(AND 게이트) 논리합(OR 게이트) 부정(NOT 게이트) 0·0=0 0+0=0 1=0 0·1=0 0+1=1 0=1 1
  • 페이지 6페이지
  • 가격 1,300원
  • 등록일 2003.04.27
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
논리회로에서 배운 내용인 1-out-of-n code를 사용하기에 적절한 Counter인 것 같았다. 1-out-of-n code는 n 개의 비트 중 하나만 1이 되어 정보를 나타내는 코드인데, 이것이 Ring Counter와 잘 맞을거란 생각이 들었다. 논리회로실험 8. 카운터 ⅰ. 7476 J-K 플
  • 페이지 11페이지
  • 가격 3,000원
  • 등록일 2009.01.08
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
회로도 반감산기를 사용한 전감산기 형성평가 반 가산기 회로도의 구성은? 전 가산기 회로도의 구성은? 반 감산기 회로도의 구성은? 전 감산기 회로도의 구성은? [논리회로 목차] 5. 해독기와 부호기 학습목표 해독기의 원리를 이해하여 활용
  • 페이지 20페이지
  • 가격 2,300원
  • 등록일 2001.03.20
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
회로표현 그림 . 트랜지스터 회로 ⑤ 그 밖의 논리회로 종류 : 버퍼(Y=A), NAND{Y=(AB)'}, NOR{Y=(A+B)'}, NXOR{Y=(A B)'} 회로표현 (2) 와이어드 게이트 능동소자의 출력단자를 직접 연결하여 논리 소자의 기능을 발휘할 수 있도록 한 것 능동소자 : 기본
  • 페이지 4페이지
  • 가격 1,200원
  • 등록일 2004.07.03
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
논리회로때 배운 카운터를 이용하여 커피자판기를 설계하였다 안에 내용은 맥스플러스용 파일뿐 설명파일은 없다 하지만 맥스플러스가 있다면 누구나 이해하기 쉽도록 설계되어있다 맥스플러스 프로그램 필요 
  • 페이지 5페이지
  • 가격 1,500원
  • 등록일 2004.11.15
  • 파일종류 압축파일
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
회로 뒷면 6. 결과 및 고찰 마지막으로 논리 회로 실험에서 하는 프로젝트이다. 주어진 3개의 설계 중 7세그먼트를 기본 소자를 이용하여 디코더를 제작한 뒤 그 출력 값들을 이용해 7-세그먼트를 구현 해보는 설계, 7483 Full Adder를 이용하여 4비
  • 페이지 14페이지
  • 가격 2,000원
  • 등록일 2011.07.14
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
1 1 (c) NOT 게이트 입력 출력 A B Y 0 0 1 0 1 1 1 0 1 1 1 0 (d) NAND 게이트 입력 출력 A B Y 0 0 1 0 1 0 1 0 0 1 1 0 (e) NOR 게이트 입력 출력 A B Y 0 0 0 0 1 1 1 0 1 1 1 0 (f) Exclusive-OR 게이트 조합논리회로의 설계 우선 원하는
  • 페이지 4페이지
  • 가격 2,000원
  • 등록일 2009.06.10
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth table이 일치했고 시뮬레이션 결과도 일치하
  • 페이지 7페이지
  • 가격 2,000원
  • 등록일 2010.01.11
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
top