|
디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트
http://user.chollian.net/%7Ewow7/electro/basciff/basciff.htm
http://user.chollian.net/%7Ewow7/electro/RSFF/RSFF.htm
http://www.ups.pe.kr/flipflop.html
http://princess.kongju.ac.kr:8080/DigitalMain/dvlec/textbook/chap
|
|
|
디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트
http://user.chollian.net/%7Ewow7/electro/basciff/basciff.htm
http://user.chollian.net/%7Ewow7/electro/RSFF/RSFF.htm
http://www.ups.pe.kr/flipflop.html
http://princess.kongju.ac.kr:8080/DigitalMain/dvlec/textbook/chap
|
|
|
1987년 10월호
'중앙일보' 2002년 7월 11일자 1. 돌비 디지털(DOLBY DIGITAL)
2. DTS(Digital Theater Systems)
3. SDDS(Sony Dynamic Digital Sound)
4. SACD(Super Audio Compact Disc)
5. MPEG(Motion Picture Expert Group)
6. THX(Tomlinson Holman Exeperiment)
7. PCM(Pulse Code Modulation
|
|
|
회로가 카운터 역할을 하는줄 알았는데 분석을 해 보니 전혀 그렇지가 않았다.
Reference
참고도서
(디지털 논리와)컴퓨터설계 Mano, M. Morris 교보문고
(공학도를 위한 알기쉬운)디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터
|
|
|
입력에 저전압 공급
(b) 입력에 고전압 공급
[그림] 표준 TTL NAND 게이트 동작
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 600-607page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 149-152page 1. 목적
2. 참고 사항
3. 참고 자료
|
|
|
회로는 13장 그림 13-2에서 설명했던 단발 펄스 회로와 동일하되 E 입력이 1일 경우에만 출력이 나가도록 한 회로이며, 상세한 설명은 13장을 참조하기 바란다.
(a) 시간 설정 회로
(b) 단발펄스 발생 회로
그림 14-9. 시간 설정 회로 디지털 시계
|
|
|
을 사용하여 디지털 논리기능과 메모리 기능을 실현할 수도 있습니다. 이런 이유로 현재 대부분의 초대규모집적회로(VLSI)는 MOSFET으로 만들어집니다. 또한 MOSFET은 아날로그 집적회로설계에도 많이 이용되고 있습니다.
JFET와 MOSFET의 차이점
J F
|
|
|
채널을 모두 사용하여, 그림 1에 A와 의 두 파형을 도시하고, 그 사이의 전파 지연을 측정한다.
참고문헌
http://greatrr.tistory.com/2?srchid=BR1http%3A%2F%2Fgreatrr.tistory.com%2F2
http://www.hanbitbook.co.kr/web/sample/1477/sample_chapter02
디지털 공학실험 -이병기저-
|
|
|
논리 변수는 그대로 둔다.
● consensus의 정리
AB + BC + A'C + (A+A')BC + A'C
= (AB + ABC) + (A'C + A'BC)
= AB(1+C) + A'C(1+B)
= AB + A'C
- 한 변수(A)가 한 항(AB)에, 그 변수의 보수(A')가 다른 항 (A'C)에 표현되는
두 항이 있을 때 consensus항은 나머지 변수들의 곱(BC)로
|
|
|
논리 1이 되고, 다음 클록 펄스의 하강 모서리가 입력될 때까지 논리 1의 상태를 유지한다.
[표]는 링카운터를 구성하는 각각의 플립플롭의 출력의 출력 상태를 나타내는 도표이다.
[그림 2] 링 카운터
3. 참고 자료
디지털 논리와 설계, 유황빈
|
|
메뉴펼치기
