• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 33건

st or posedge key[5]) begin if(rst) h_time1 <= 8\'d0010_0000; else if(key[5]) h_time1 <= 8\'b0011_0000; else begin case(qh1) 4\'d0 : h_time1 <= 8\'b0011_0000; 4\'d1 : h_time1 <= 8\'b0011_0001; 4\'d2 : h_time1 <= 8\'b0011_0010; 4\'d3 : h_time1 <= 8\'b0011_0011; 4\'d4 : h_time1 <=
  • 페이지 22페이지
  • 가격 12,000원
  • 등록일 2014.01.07
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
15 보고서.hwp……………………………………………14p ▣ 전체 회로도 및 블록도 ▣ 주요기능 ▣ FSM 상태도 ▣ Data path 와 Control 회로 ▣ 핀번호 및 키패드 설정 ▣ 동작화면 ▣ verilog 코딩
  • 페이지 29페이지
  • 가격 50,000원
  • 등록일 2013.11.06
  • 파일종류 압축파일
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
b0101 : seg = 7\'b1011011; 4\'b0110 : seg = 7\'b1011111; 4\'b0111 : seg = 7\'b1110010; 4\'b1000 : seg = 7\'b1111111; 4\'b1001 : seg = 7\'b1111011; 4\'b1010 : seg = 7\'b1110111; 4\'b1011 : seg = 7\'b0011111; 4\'b1100 : seg = 7\'b0001101; 4\'b1101 : seg = 7\'b0111101; 4\'b1110 : seg = 7\'b1001111; 4\'
  • 페이지 24페이지
  • 가격 15,000원
  • 등록일 2013.11.06
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
로그래밍 제어 방식을 사용한다. - control 메모리의 크기는 128 x 28(비트 수 가변가능) ≪ … 중 략 … ≫ #베릴로그 소스 ♡LOVE CPU module love_cpu(rst, clk, r0,r1,r2,r4,addr,FS,address,Data_out, opcode_t_mux, C1, V1, N1, Z1, C_C, C_V, C_N,C_Z); input rs
  • 페이지 154페이지
  • 가격 23,000원
  • 등록일 2013.11.21
  • 파일종류 압축파일
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
<= 5\'b00000;//리셋 led 모두 off else if(sum_coin > 9\'d39) tea_led <= 5\'b11111; //돈이 390원 이상, led 모두 On else if(sum_coin > 9\'d34) tea_led <= 5\'b11101; //돈이 340원 이상, 350,400원 차 On else if(sum_coin > 9\'d24) tea_led <= 5\'b01001; //돈이 240원 이상, 250원 차
  • 페이지 22페이지
  • 가격 15,000원
  • 등록일 2013.11.06
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
--lpm_add_sub CARRY_CHAIN="MANUAL" CARRY_CHAIN_LENGTH=48 DEVICE_FAMILY="Cyclone II" LPM_DIRECTION="SUB" LPM_WIDTH=1 cout dataa datab result --VERSION_BEGIN 9.1 cbx_cycloneii 2009:10:21:21:22:16:SJ cbx_lpm_add_sub 2009:10:21:21:22:16:SJ cbx_mgl 2009:10:21:21:37:49:SJ cbx_stratix 2009:10:21:21:22:16:
  • 페이지 1페이지
  • 가격 5,000원
  • 등록일 2010.11.09
  • 파일종류 압축파일
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
RAM에서의loadstore 기능구현, 베릴로그, 쿼터스, 결과소스 ALU의 Datapath 조사 명령어를 저장하고 접근하는데 두 개의 상태소자가 필요하다. 또한 다음 명령어의 주소를 계산하는데 하나의 덧셈기가 필요하다. 상태소자 는 명령어 메모리와
  • 페이지 7페이지
  • 가격 1,000원
  • 등록일 2008.11.28
  • 파일종류 압축파일
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
ALU, Shifter, 베릴로그 소스, 예비, 결과레포트 ☞ Carry Ripple Adder / Carry Lookahead adder ◎ Carry Ripple Adder > 비트 벡터로 구성된 두 개의 입력을 받을 때, 하위 비트의 덧셈 과정에서 carry가 발생하여 상위 비트의 adder에 carry in으로 들어가는
  • 페이지 7페이지
  • 가격 1,000원
  • 등록일 2008.11.28
  • 파일종류 압축파일
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
Control Logic Unit, 베릴로그, 결과파일, 소스 결과파일만있고, 소스 모두 있습니다 CPU할때 사용되는 logic 입니다. mkCPU.v 2.07KB 결과.doc…………………………2p ◎ 실험결과  >> Control Logic Unit ( mkCPU.v )   - 결과파형  >> 고찰
  • 페이지 3페이지
  • 가격 800원
  • 등록일 2008.11.28
  • 파일종류 압축파일
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
Single Cycle CPU 제작,베릴로그, 소스, 레포트 Single Cycle CPU 제작,베릴로그, 소스, 레포트 정상적으로 모두 작동 결과레포트까지 있습니다. 쿼터스로 돌림. 1. 프로젝트 목적……………………………………………… 1 2, 설계사항의 정의
  • 페이지 5페이지
  • 가격 2,000원
  • 등록일 2008.11.28
  • 파일종류 압축파일
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
이전 1 2 3 4 다음
top