|
회로”, 인하대 대학원 (2004) 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<8> 류 영 수, 락킹 상태 표시기를 이용한 지연 고정 루프 기반의 클록 합성기 설계, 부경대 대학원 2006 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<9> 백 동
|
- 페이지 28페이지
- 가격 3,000원
- 발행일 2010.02.22
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
|
설계된 PLL 모듈의 규격은 표 4.1과 같다.
4.2.1 PLL 설계
표 4.1 PLL 모듈의 설계 규격
항목
단위
설계규격
주파수 대역
MHz
800
직류 공급전원
V
5
기준 주파수
MHz
7
스퓨리어스
dBc
<-70
위상잡음
dBc/Hz
@1kHz offset
<-80
설계된 PLL회로의 특성을 미리 알
|
- 페이지 35페이지
- 가격 3,000원
- 발행일 2008.03.04
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
|
회로도 및 도면 11
4.1 조작부 11
4.1.1 전체 11
4.1.2 ATmega128 12
4.1.3 JTAG Port 13
4.1.4 Power(+3.3v) 13
4.1.5 RF(Zigbee) 14
4.1.6 TFT-LCD 14
4.2 동작부 15
4.2.1 전체 15
4.2.2 ATmega128 16
4.2.3 RF(Zigbee) 17
4.2.4 Servo
|
- 페이지 23페이지
- 가격 3,000원
- 발행일 2010.03.24
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
|
작 시의 주의사항이었다.
회로제작은 설계사항에 따라 NE555 - 7490 - 7442 - LED 로 구성하여 NE555에서 구형파를 발생시켜 넣어주면 LED 다이오드가 순차적으로 발광되도록 하였다. 그리고 LED 다이오드가 ON되는 순차적인 속도는 9V의 입력을 받는 첫
|
- 페이지 25페이지
- 가격 2,000원
- 발행일 2010.06.03
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
|
yield tiny hairpin-line resonator filter", MW&RF November 1999
[5] 곽우영,박진우, “ Hairpin Line 여파기의 간단화된 등가회로”, 한국통신학회논문지 99-9 Vol.24 N0.9A Ⅰ. 서 론
Ⅱ. 설계 이론
Ⅲ. 설계 및 시뮬레이션
Ⅳ. 제작 및 측정
Ⅴ. 결 론
|
- 페이지 5페이지
- 가격 2,000원
- 발행일 2008.11.18
- 파일종류 한글(hwp)
- 발행기관
- 저자
|