|
회로를 설계하라.
그림 3-15의 수식은 이다.
[표 3-9]그림 3-15회로의 진리표
A
B
C
F
이론값
실험값
L
L
L
L
L
L
H
L
L
H
L
L
L
H
H
L
H
L
L
H
H
L
H
H
H
H
L
L
H
H
H
H
2. 검토 및 고찰
일반적으로 논리회로에서 배운 부울 대수의 기본적인 연산과 법칙, 간략화, 드모
|
|
|
. 실제 Simulation에서도 출력값 F가 항상 B의 입력값이였다. 따라서,
굳이 회로를 설계할 필요 없이 B 자체의 입력값을 출력으로 하면 되는 것이다. 1. 실험 목표
2. 실험 준비물
3. 예비 이론
4. 실험 방법 및 시뮬레이션
5. 고찰
|
|
|
회로는 1의 개수가 홀수이면 1을, odd parity 회로는 1의 개수가 짝수이면 1을 출력하기 때문에 위와 같이 정리할 수가 있다.
위의 실험에서의 부울대수 F=(A+B)(A+B)를 설계하고자 할때 NAND 소자만으로 설계하는 방법, NOR 소자만으로 설계하는 방법이
|
|
|
회로이다. 1. 기본 논리 회로의 정의
2. 기본 논리 회로의 종류및 각각의 정의
1) AND 게이트
2) OR 게이트
3) NOT 게이트
4) NAND 게이트
5) NOR 게이트
6) XOR 게이트
7) XNOR 게이트
3. 부울 대수 기본 개념
4. 부울 대수의 목적
5. 부
|
|
|
설계하고, 설계한 회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
표 11-3
입 력 X
선 택 선
출 력
A
B
0
0
0
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
표 11-4
선 택 선
|
|
|
회로를 구성하라, 보고서의 표 7-6 진리표에 나열된 대로 해당 스위치들을 단락시켜 가며 입력 변수의 조합을 테스트하여 표 7-6을 완성하라. 그림 7-5와 7-6의 회로는 등가의 논리를 수행하는 회로인가?
♠ 참고 자료 ♠
● 부울 대수의 기본 법
|
|
|
논리게이트란 무엇인가?
② 부울 함수란 무엇인가?
▲부울 대수?
▲부울 식과 진리표
③ 기본 논리게이트 6개
▲ AND ▲ OR
▲ NOT ▲ NAND
▲ XNOR ▲ NOR
④ CMOS 가 무엇인가?
⑤ TTL 이란 무엇인가?
⑥ 전압레벨 및 잡음여유
<연습문
|
|
|
부울 대수식을 간략화하기 위한 카르노 맵의 이용
※ 우리가 원하는 임의의 논리 동작을 실현하기 위한 논리 회로를 설계하는 경우에 카르노 맵을 이용하여 부울 대수식을 단순화시키면 회로를 간략화 할 수 있다.
① 진리표 작성
② 카르노
|
|
|
16Bit 데이터를 입력 받아 파형을 출력하며, 논리 신호의 상태나 Timing 분석 등을 수행한다. 서론
(1)multisim 이란?
(2)multisim 메뉴얼 및 사용법
조합회로 설계
(1)1Bit Full adder 의 설계
(2)카노맵 작성
(3)Boolean식
실험내용
참고문헌
|
|
|
부울 대수 카르노 맵
진리표(Truth table)
진리식 및 논리 회로에 대한 모든 입출력 결과를 기록하는 표
부울 대수 (논리 대수 Logic algebra)
논리적인 문제를 해결하기 위한 수학적인 방법
결과
참, 거짓, 0, 1
논리 연산
논리곱(AND), 논리합(OR), 논리부
|
|
메뉴펼치기
