|
다.
E. 스트링은 겹따음표(\")로 둘러싸며 한 라인을 넘을 수 없다.
-> 줄바꿈 \\n, \\t, \\n,\\\\,\\, %% 등을 사용할 수 있다.
F. 시스템 기능 연산자를 사용할 수 있다.
ex) $ 시스템 기능, $stop
G. 시간 지연 연산자를 사용할 수 있다.
ex) # 값
H. 컴파
|
|
|
부울대수의 간소화
논리 게이트
논리 게이트
논리 게이트
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
|
|
|
변화 제 1장 컴퓨터와 디지털 논리회로
제 2장 데이터 표현
제 3장 논리 게이트와 부울 대수
제 4장 부울대수 간소화 및 구현
제 5장 조합 논리회로
제 6장 순서 논리회로
제 7장 레지스터와 카운터
제 8장 기억장치와 PLD
|
|
|
간소화
1. 민텀(minterm) : sum of product
2. 맥스텀(maxterm) : product of sum
Ⅵ. 논리회로와 부울대수
1. 부울대수란
1) 부울대수의 가산
2) 부울대수의 승산
2. 부울대수의 정리
1) 쌍대관계
2) 드모르간의 정리(De-Morgan's Theorem)
3) 컨센서스(Consensus)
|
|
|
부울대수와 논리회로
부울대수를 이용한 논리 회로 분석의 절차는 첫째, 논리회로에 대한 부울 함수를 유도한다.
둘째, 유도된 부울함수로부터 회로의 논리적 연산 과정을 파악한다.
마지막으로, 진리표를 작성해서 전체적인 연산 과정 및
|
|
|
부울대수의 공리와 정리 중에서 분배법칙을 이용하여 등식이 성립함을 간단하게 보일 수 있었다.
2.실험2
A.Data
Truth Table - 위 회로
A
B
C
X(V)
X
FPGA
0
0
0
0.145
0
0
0
0
1
0.003
0
0
0
1
0
0.056
0
0
0
1
1
4.79
1
1
1
0
0
4.79
1
1
1
0
1
4.98
1
1
1
1
0
5.11
1
1
1
1
1
5.05
1
1
Truth
|
|
|
부울 대수의 기본 논리 동작
▢ 논리 곱(AND) : ㆍ
▢ 논리 합(OR) : +
▢ 부정 부정(NOT) : ’ 또는 ￣
≪ 표 ≫
≪ … 중 략 … ≫
카르노맵(Karnaugh map)
■ 진리표를 이용하여 논리식을 간소화
■ 구성형태
|
|
|
❖ 2. OR 게이트
≪ 그 림 ≫
논리회로
기본 논리연산
❖ 3. NOT 게이트
≪ 그 림 ≫ 기본 논리연산
부울대수 법칙
부울대수 법칙을 이용한 논리식의 간소화
부울대수 기본 법칙
카르노 맵에 의한 간소화
|
|
|
부울대수(boolean algebra)의 개념
Basic Laws
OR 연산
AND 연산
2중 보수(Double Inversion)와 드모르강(De Morgan)의 법칙
쌍대성 정리 (Duality Theorem)
Fundamental Products
부울함수의 대수적 간소화
consensus의 정리
정규형
진리표로부터 부울
|
|
|
디지털회로실험및설계 예비 보고서 #2
( 부울대수와 카르노맵, RS Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① 부울 대수로 논리식을 간소화하고, 실험으로 확인한다.
② 카르노 맵으로 논리식을 간소화하는 방법을 익힌
|
|
메뉴펼치기
