|
피스파이스로 회로설계한 회로도 캡쳐와 시뮬레이션(출력파형)에 대한 캡쳐 실험 .비선형 연산 증폭기회로 (Pspice 회로도,출력파형(시뮬레이션))
-비교기 (회로도,출력파형)
-반파정류기 (회로도,출력파형)
-첨두 검출기 (회로도,출력파형
|
|
|
비교기
실제의 많은 응용에서 비교기의 출력을 연산증폭기의 포화출력 이하로 제한할 필요가 있게 되는데, 그림 20-10과 같이 제너 다이오드를 사용하게 되면 출력을 제너다이오드 전압으로 제한할 수 있다.
그림 20-10 양의 출력제한 비교기
그
|
|
|
비교기와 4개의 2입력 슈미트리거, NAND 게이트를 써서 A/D 변환기로 바꿀 수 있는 완전한 D/A변환기이다. D/A변환기에서와 같이 A/D변환기에도 분해능, 비선형성과 같은 Spec이 사용된다. A/D변환기의 또 하나의 중요한 파라미터는 아날로그 입력을
|
|
|
비교기(voltage comparator) 중 하나의 입력은 기준전압이고 각 비교기는 항상 입력 아날로그 신호와 전압비교를 한다. 지금 입력전압(Va)이 V5＜Va≤V6라면 기준전압 V5 이하의 비교기에는 모든 출력이 나타나고, D플립플롭의 클럭단자(K)에 입력되는
|
|
|
비교기』
『능동 다이오드 회로』
- 오피 앰프와 다이오드를 결합한 회로
- 다이오드의 비선형 특성의 이용 시 다이오드의 컷 인 전압에 의한 비 정확성의
해결을 위해 오피 앰프 사용
- 응용 : 능동 반파 정류기, 능동 리미터, 능동 클램퍼,
|
|
|
비선형 연산기의 하나로. 시간이나 입력 전압에 대하여 주어진 함수 관계를 충족하는 전압을 발생한다. 원리는 적분기와 비교기를 사용하여 삼각파와 구형파를 만들고 삼각파에서 다시 절선시켜 사인파를 만든다. 여기서 적분기의 적분량을
|
|
|
비선형성)
±2 LSB 정확도
13～260usec 변환 시간(50KHz～200KHz)
15kSPS의 최대 분해능
8 채널의 멀티플렉스된 단일 입력
7 채널의 차동 입력
10배 또는 200배의 증폭률을 가진 2 채널의 차동 입력
ADC 결과 값의 좌 정렬
0～Vcc ADC 입력 전압 범위
선택 가능
|
|
|
비선형 파이프라인
3. 배열 프로세서(Array Processor)
3.1 배열 프로세서
4. 벡터 프로세싱(Vector processing)
5. Systolic Array
5.1 Systolic Array
5.2 비트 레블 슈퍼 Systolic Array
6. 데이터 플로우 (Data Flow)
6.1 데이터 플로우 동작 원리
6.2 데이터 플로
|
|
|
식의 이론 값과 비교하여 본다.
다음은 각 주파수에서의 시물레이션 결과이다.
◎10kHz 일때
◎5kHz 일때
◎1kHz 일때
◎500Hz 일때
◎200Hz 일때 1.비교기
2.반파 정류기
3.피크 검출기
4.리미터
5.2차 저역 필터
6.2차 고역 필터
|
|
|
ZL에 무관하게 일정하게 흐름을 확인하였다.
비교기 실험에서는 OP앰프를 이용한 개방루프 회로를 통해 앰프의 +,-입력단자에 가해지는 각각의 전압중 어느것이 큰값을 지니는가를 앰프의 출력전압을 가지고 판단할 수 있음을 보았다.
|
|
메뉴펼치기
