|
서강대학교 디지털논리회로실험 2주차 - Digital Logic Gate
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
6. 참고문헌
1. 실험 목적
디지털 논리 게이트 실험의 목적은 디지털 회로의 기본 구성 요소인 논리 게
|
|
|
Transistor Logic)
2) TTL의 Logic voltage Level
3) TTL의 noise margin
4) Fanout
5) Falling time, Rising time
6) Wired-OR
7) Open-Collector
3. 실험에 사용될 부품에 대한 설명 및 사용법
1) 74LS00
2) 74LS03
3) Diode (1N4148)
4. 실험 회로의 해석 및 예상 결과
|
|
|
회로는 디지털 신호를 처리하여 정보의 전달 및 변환을 수행하는 핵심 기술로, 이 연구 분야에서의 이해는 디지털 시스템 설계 및 분석에 중요한 역할을 한다. 본 실험의 제목은 '디지털 논리 게이트'로, 이는 기본적인 디지털 회로 구성 요소
|
|
|
실험목적
2. 퀴즈 답안지 및 정답
3. 실험할 회로의 해석과 예상 결과
4. 실험 결과 및 예상결과와의 비교 분석
5. 결론 및 검토사항
6. 참고문헌
1. 실험목적
이번 실험의 목적은 디지털 논리 회로의 기본 요소인 논리 게이트의
|
|
|
서강대학교 21년도 디지털논리회로실험 2주차 보고서 (A+자료) - Logic Gates, FPGA
목차
0. 목적
1.이론
2.실험결과
3.검토사항
4.설계과제(토의)
5.참고자료
0. 목적
디지털 논리회로 실험의 목적은 다양한 논리 게이트의 동작 원리
|
|
|
디지털 요소인 게이트, 플립플롭, 카운터 등을 실험을 통해 심도 있게 분석하고 그 동작 특성을 살펴보는 기회가 주어진다. 이번 실험의 주된 목적은 다양한 논리 게이트의 조합을 통해 복잡한 디지털 회로를 설계하고 구현하는 능력을 기르
|
|
|
gate
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 4주차에서는 멀티플렉서, 트리-스테이트 버퍼, 엑스클루시브-OR 게이트의 원리와 동작을 이해하고 활용하는
|
|
|
서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) 조합 논리회로와 순차 논리회로
2) 래치와 플립플롭
3) SR latch
4) Gated SR latch
5) Gated D latch
6) Master-slave D flip-flop
|
|
|
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) Tri-state buffer
2) Multiplexer
3) Demultiplexer
4) Exclusive-OR gate
5) 3-bit 비교기
3. 사용 부품
1) 74LS125
2) 74LS86
|
|
|
논리회로와 2단논리회로
1. NAND 게이트와 NOR 게이트
2. 범용 게이트로서의 NAND/NOR 게이트
3. TTL NAND 게이트와 NOR 게이트
4. 2단계 논리회로의 NAND/NOR 게이트 구현
Ⅷ. 논리회로와 조합논리회로
1. BINARY LOGIC AND GATES
1) Binary Logic
2) Logic Gates
2.
|
|
메뉴펼치기
