|
게이트의 결선형 논리(wired Logic)회로이다. 입력변화에 EK른 출력 X와 Y의 값을 측정하라.
그림3-11 개방 컬렉터 TTL NAND 게이트 결선회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜
|
- 페이지 7페이지
- 가격 2,000원
- 등록일 2007.01.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
(공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의 데이터시트 자료)
3. Datasheet 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
- 페이지 17페이지
- 가격 2,000원
- 등록일 2007.01.09
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로를 인버터(NOT)로 활용하기
◎ NAND 게이트회로를 AND 게이트로 사용 하고자 할 때
◎ NAND 게이트회로를 OR 게이트로 사용 하고자 할 때
◎ 입력 부(“0”)논리의 NAND
5. NOT gate 회로(인버터 : Inverter)
6. NOR(NOT + OR)게이트 회로
7. LOGIC 테스
|
- 페이지 31페이지
- 가격 3,000원
- 등록일 2010.02.22
- 파일종류 아크로벳(pdf)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트
http://user.chollian.net/%7Ewow7/electro/basciff/basciff.htm
http://user.chollian.net/%7Ewow7/electro/RSFF/RSFF.htm
http://www.ups.pe.kr/flipflop.html
http://princess.kongju.ac.kr:8080/DigitalMain/dvlec/textbook/chap
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2006.05.31
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
결정하는데 오차의 이 두가지 원천을 분리하는 것이 가장 쉬운 것이다. 만약 모든 부품들이 적절하게 작동되고 있다면, 디지털 오차의 원인은 단순히 시스템의 resolution에 의해서만 결정된다. 1. 실험목적
2. 실험이론
3. 예비보고서
|
- 페이지 20페이지
- 가격 2,000원
- 등록일 2008.12.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|