|
논리 조건에 따른 규칙을 표시한다. 또한 부울대수는 참과 거짓의 논리변수를 다루는 이원치 대수이다. 논리변수 참과 거짓은 2진수의 1과 0 스위치 회로의 ON과 OFF, 전압의 HI와 LO 등에 그대로 대응된다.
1939년 C.E. Shannon에 의하여 스위칭 회로
|
|
|
디지털 회로에서 시간 지연을 감소시키면 데이터 처리속도가 빨라지는 것을 알게 되었다.
이번 실험에 사용된 IC칩이 active low형식이라서 처음에는 형식을 잘못알고 값이 재대로 나오지 않아 회로가 잘못 연결 된 줄 알고 계속 다른 부분을 손
|
|
|
실험하였다. (10MΩ정도.) DMM의 내부저항을 측정하는 방법을 설계하여 제출하라
① 의 값과 22MΩ의 값을 측정한다.
② 위 회로도처럼 전압측정 mode에 놓여진 DMM을 저항과 전압에 직렬로 연결한다.
③ DMM으로 측정된 전압을 V{o
|
|
|
실험은 설계실습 계획서에서 예상했던 결과가 아주 잘 나왔다. 물론 회로를 설계하는 과정에서 많은 시행착오를 겪었지만 회로 결선의 문제였을 뿐, 특별히 다른 원인으로 인해 오동작하거나 어려움을 겪은 부분은 없었다.
2009
이번 실습을
|
|
|
디지털 공학 / 정두영 / 명진
최신 디지털 공학 실험 / David Buchla / ITC
설계 중심의 디지털 공학실험 / 우홍체, 박철형, 남세현 / 페이퍼백
ezcmm.blog.me/110165198994 - ‘부품’관한 정보 0. 개요 (프로젝트의 목적 및 필요성)
1. 설계 이론
2. 프로젝
|
|
|
실험은 대부분 만족스러웠지만 브레드보드에 회로를 구성할 때 배선이나 선 색에 따른 시각적 모습 등 바쁜 마음에 완성도가 아직 많이 부족해서 더 노력해야할 것 같다. 디지털 공학 실험
8장 순차논리회로 설계 및 구현(2)
결 과 보 고
|
|
|
디지털 공학 실험
7장 순차논리회로 설계 및 구현(1)
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
논리회로 모델
Boundary scan은 IEEE1149.1에 표준화 되어 있음.
그림 2.5.6 경계 주사
그림 2.5.7 BIST 기법이 사용된 ASIC Chapter 2
집적회로(VLSI)의 설계 과정
2.1 상위 레벨 합성(High Level Synthesis)
2.2 논리 합성(Logic Synthesis)
2.3 레이아웃 합성(Layout
|
|
|
실험에서 개인적으로 얻어낸 소득이 있다고 한다면 회로도 구성 방법인데, 이번 실험에서는 지난 실험에서 교수님이 몸소 보여주셨던 빵판 설계 비법을 한 번 그대로 따라해 보았다. 그런데 실수의 확률도 적어졌고, 무엇보다도 설계한 회로
|
|
|
저항을 앞에 달아주면 괜찮을 것 같았다. 다음실험에는 미리 회로구성과 핀번호같은 것을 충분히 숙지하고 실험에 임해야겠다. 디지털 공학 실험
6장 가산기와 ALU 그리고 조합논리회로 응용
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
메뉴펼치기
