|
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서
목차
1. 실험 개요
2. 퀴즈 답안지 및 정답
3. 실험 노트
4. 실험 결과 및 예상 결과와의 비교 분석
5. 토의
6. 참고문헌
1. 실험 개요
디지털
|
|
|
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서
목차
1. 실험 목적
2. 관련 이론
3. 사용 부품
4. 실험 과정 및 예상 결과
5. 참고문헌
1. 실험 목적
디지털 논리 회로 실험의 일환으로 진행되는 이번 실험
|
|
|
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
이번 실험의 목적은 디지털 논리 회로에서 비교 및 연산 회로의 개념과
|
|
|
서강대학교 디지털논리회로실험 6주차 결과보고서
목차
1. 실험목적
2. 배경이론 및 실험방법
3. 실험결과
4. 결과분석 및 토의
5. 검토사항
6. 참고문헌
1. 실험목적
디지털 논리 회로 실험의 6주차에서는 플립플롭을 이용한
|
|
|
방식으로 동작한다. 이러한 방법은 덧셈기와 AND 게이트를 조합하여 구축할 수 있으며, 모듈로 여러 개의 비트를 동시에 처리할 수 있는 방식으로 발전할 수 있다. 이번 실험에서 1. 실험개요
2. 실험 결과 및 분석
3. 결론 및 검토사항
|
|
|
서강대학교 디지털논리회로실험 3주차 - Decoders and Encoders
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
디지털 논리회로에서 디코더와 인코더는 중요한 역할을 수행하는 기본적인
|
|
|
서강대학교 디지털논리회로실험 8주차 - Shift Registers
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
이번 실험의 목적은 디지털 회로에서의 Shift Register의 동작 원리와 응용을 이해
|
|
|
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) Arithmetic comparison circuit
2) Half-Adder
3) Full-adder
4) Ripple-carry adder
3. 사용 부품
4. 실험 과정 및 예상 결과
5.
|
|
|
서강대학교 디지털논리회로실험 7주차 - Counter와 State Machine 설계
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
이번 실험의 목적은 카운터와 상태 머신의 설계 원리를 이해하고,
|
|
|
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 결과 보고서
목차
1. 실험 개요
2. 실험 결과 및 분석
1) 중간고사 1-(a)번의 회로를 schematic으로 구현하여 시뮬레이션
2) 퀴즈 1번의 회로를 schematic으로 구현하여 시뮬레이션
|
|
메뉴펼치기
