|
서강대학교 디지털논리회로실험 3주차 - Decoders and Encoders
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
디지털 논리회로에서 디코더와 인코더는 중요한 역할을 수행하는 기본적인
|
|
|
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) Decoder
2) Encoder
3) BCD (binary-coded decimal) 코드
4) BCD-to-7-segment decoder
3. 사용 부품
1) 74LS47
2) 74LS148
4. 실험 과정 및 예
|
|
|
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 결과 보고서
목차
1. 실험 목적
2. 실험 결과 및 분석
3. 토의
4. 참고문헌
1. 실험 목적
디지털 논리회로에서 디코더와 인코더는 중요한 역할을 수행하는 기본적인 회
|
|
|
실험과정
5. 검토사항
6. 토의 및 결론
7. 참고문헌
1. 실험 제목
디지털 논리회로 실험의 3주차에서는 '기본 논리 게이트와 조합 회로 설계'라는 주제를 다룬다. 이번 실험의 핵심은 기본적인 논리 게이트인 AND, OR, NOT, NAND, NOR 등을
|
|
|
실험에서는 특히 다양한 논리 게이트를 이용하여 실제 회로를 구성하고, 그 회로의 동작을 실험을 통해 확인하는 과정을 중심으로 진행될 예정이다. 논리 게이트는 디지털 회로의 기본 요소로서, AND, OR, NOT과 같은 기본 게이트들이 결 1.
|
|
|
서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리회로 실험에서 디코더와 7세그먼트 디
|
|
|
서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) 조합 논리회로와 순차 논리회로
2) 래치와 플립플롭
3) SR latch
4) Gated SR latch
5) Gated D latch
6) Master-slave D flip-flop
|
|
|
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
디지털 논리 회로 실험의 4주차 내용은 멀티플렉서(Mul
|
|
|
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) Tri-state buffer
2) Multiplexer
3) Demultiplexer
4) Exclusive-OR gate
5) 3-bit 비교기
3. 사용 부품
1) 74LS125
2) 74LS86
|
|
|
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 결과 보고서
목차
1. 실험개요
2. 퀴즈 답안지 및 정답
3. 실험 노트
4. 실험 회로도 및 예상결과
5. 실험 결과 및 분석
6. 결론 및 검토사항
7. 참고자료
|
|
메뉴펼치기
