|
수 있었기에 그에(반전 또는 비반전) 맞는 회로도를 구축, 파형의 형태에 따른 전압과 주파수 등의 관계 역시 실제로 경험하게 되었다. 1. 반전 비반전 증폭기 출력식 유도
2. 이득에 따른 주파수 특성
3. 증폭율 오차 보정법
고찰
|
|
|
, 정동명 저, 도서출판 인터비전, 2000, p. 420~444
전기응용, 임헌찬 저, 복두출판사, 2004, p. 245~246 1. 실험 목적
2. Motor(전동기)의 구동원리
1) 직류 전동기
2) 3상 유도 전동기
3) 단상 유도 전동기
4) 교류 정류자 전동기
5) 동기 전동기
|
|
|
전압 주기동안은 캐패시터에 전하가 충전되있지 않고 다이오드가 역 바이어스여서 출력이 입력을 그대로 따라가는 모습이다. 입력이 음의 전압일 때 1/4주기에서 크기가 문턱전압 보다 클 때 다이오드는 순 바이어스가 돼서 turn on되고 순간적
|
|
|
실험
모의실험은 위의 3장에서 보인 Pspice Simulation에서 보인 파형을 관찰 해
가며 회로를 해석해 보았다.
▶ 부하저항에 병렬로 캐패시터가 없는 경우
먼저 중간단자 회로에서는 노드 a에 걸리는 전압은 반주기 동안 인가전압 V1에 의해 + 방향
|
|
|
1.0
0.00008
0.5075-0.5000=0.0075
1.1
7.27E-05
0.5055-0.5000=0.0055
1.2
6.67E-05
0.5045-0.5000=0.0045
1.3
6.15E-05
0.5030-0.5000=0.0030
1.4
5.71E-05
0.5025-0.5000=0.0025
[실험3](RC 직렬 연결 흐름길의 교류 특성 조사)
f
최고 전압의 시간 차이 t
위상 차이
들이저항 Xc
온저항Z
5 Hz
0.00
|
|
|
1에 주어진 VDS에 대하여 각각 ID의 값을 측정하여 기록한다.
5. 표 24-1에 주어진 VGS의 음(-)값에 대하여 실험 4를 반복하면서 각 ID의 값을 측정하여 기록한다.
6. S1과 S2는 개방한다. 겡트 바이어스 전압 VGG의 특성을 역으로 조정하고, VGS=0V와 VGS, V
|
|
|
14-9 JFET의 V-I 특성곡선
-회로해석
n-channel JFET-depletion 타입의 J2N3819의 특성곡선을 작성한다.
-시뮬레이션 결과
14-10 CS(COMMON-SOURCE) JFET 증폭기
-회로해석
JFET를 사용한 Common Source 증폭회로로서 입력전압에 대한 출력전압의 중폭비를 구해보도록 한
|
|
|
1.목적
논리 반전기의 회로 기능과 중요한 특성 및 BJT를 이용한 논리 반전기 회로를 실험을 통해 이해
2.예비지식
2.1 이상적인 디지털 논리 반전기
그림 16.2 (a) 이상적인 논리 반전기의 전압 전달 특성과 (b)입-출력 전압 파형.
2.2 BJT 논리 반전
|
|
|
전압 서지를 억제 하는 데는 부적합하다.
② 5KV의 서지가 발생할 경우 10퍼센트의 손상을 입게 되며 전압이 10KV로 상승하면 손상률은 60퍼센트로 증가한다.
③ 바이패스 콘덴서의 선정
- 높은 자기공진 주파수
- 낮은 등가 직렬 인덕턴스(ESL) 과
|
|
|
실험 목적 및 장비
실험 목적
고정 바이어스와 전압 분배 바이어스의 동작특성을
이해한다
실험 장비
기기 – DMM, 파워 서플라이
저항 - 680Ω, 2.7㏀, 1.8㏀(가변저항이용),
6.8㏀,33㏀,1㏁ 실험 목적
실험 장비
관련 이
|
|
메뉴펼치기
