|
R-S latch 구성 및 출력
실험 사진 첨부
예비회로 조사를 통한 출력과 비교
Latch 대한 개념 이해
실험 분석
R-S F/F의 회로 구성
J-K f/f 을 구성
J-K F/F 대한 개념 이해
실험 분석
토글 값이 제대로 나오지 않는 이유에 대한 분
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
측정할 수 있지만, 만약 Analog 오실로스코프를 사용시 정확한 '㎱'단위의 시간 측정이 어렵다.
< 실험 고찰 >
실험 2. CMOS 회로의 전기적 특성을 통하여 High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작에 대하
|
|
|
회로인 DeMUX를 잘 활용한 실험 결과였다.
- 이론값대로 결과 잘 나왔고, 전압 레벨 또한 High는 4.3V 정도, Low는 0.16V 정도로 잘 나왔다.
실험 5) JK Flip-Flop을 이용한 비동기 카운터를 설계하고, 오실로스코프를 사용하여 파형을 측정하시오.
회로도
|
|
|
실험 전
실험은 직접 경험하며 체득하는 과정이므로 부품 준비와 확인, 계측기 준비와 회로 구성, 측정 등 모든 과정에 직접 참여해야 한다.
실험 전에 기본적인 이론과 계측기 사용법을 충분히 익힌다.
각종 계측기와 도구에 과부하가 걸
|
|
|
측정
입력 전류 0.60mA일때, 출력 전류(-6.40mA)
전류 측정 전류 측정
입력 전류 0.81mA일때, 출력 전류(-8.80mA)
→ 실험 결과 토의 : 실제 실험을 통한 측정 결과, PSpice시뮬레이션의 통한 예상된 값과 실제 실험을 통해 측정된 값이 회로의 실제 구현에
|
|
|
측정한 전류값은 10.01mA로, 초기에 지정한 IT의 값과 매우 비슷하므로 구하고자
하는 값은 정확함을 추론할 수 있다.
▶ 전체 실험에 따라, 지정된 조건을 만족하는 병렬회로를 설계하였다. ① 병렬회로의 측정값과 계산값
② 병렬회로의
|
|
|
측정값과 다음 식을 이용해 찾을 수 있다.
이 값을 아래에 기록하고 퍼센트 차이를 계산하라.
(측정값) = 4.38mA
% (계산값) = 12.307%
4. 실험 결론
<고정바이어스 회로>
- 가 0V이므로 측정한 값과 값으로 를 계산할 수 있다.
- 의 값이 매우 작으
|
|
|
측정한 내부저항값이 테브낭 저항값이 된다.
4)이렇게 구한 전압값과 저항값이 테브낭등가회로를 구성하는 전압원과 저항값이 되는 것이다.
그 것에 대한 다른 결과는 <표 12-2>와 <표 12-3>의 결과를 통해 확인할 수 있다.
이번 실험의
|
|
|
실험4) 다음 회로를 구성하고, 표를 완성하시오. (D, T F.F 실험)
- 이론값
D
Q
Q\'
0
0
1
1
1
0
0
0
1
1
1
0
- 실험결과
D=0, Q=0 D=0, Q\'=1
D=1, Q=1 D=1, Q\'=0
D
Q
Q측정값
Q\'
Q\'측정값
0
0
0.15V
1
4.5V
1
1
4.5V
0
0.17V
0
0
0.15V
1
4.5V
1
1
4.5V
0
0.17V
결과분석
- D 플립플롭은 이
|
|
메뉴펼치기
