|
회로 구성시 사용하는 소자에 따른 전압 손실도 원인으로 볼 수 있다. 회로가 복잡해질수록 회로 중간 소자에 의해서 전압이 손실되는 경우들이 많다. 이번 실험에서 쓰인 OP-AMP는 접지단자, 바이어스 단자, 입・출력 단자, 그리고 저항 등
|
|
|
측정기기의 내부 저항과 회로 내부의 저항에 의해 발생하였다. 특히, C-D구간과 D-E구간에 걸린 저항값은 4700 이지만 각 구간에 걸린 측정전압은 서로 다르므로 이 오차는 회로 내부의 저항과 실험자의 부주의에 의해 발생하였음을 확인 할 수
|
|
|
측정하여 표에 기록한다.
⑤ 표의 입력에 따른 출력신호의 형태를 타이밍도에 나타낸다.
(2) 실험 2. 전가산기의 실험
아래 그림과 같이 논리소자를 이용하여 회로를 구성하고, 실험결과를 표와 타이밍도에 기록한다.
실험 1의 ①~⑤과정을 반
|
|
|
참고 자료
논리회로실험 (정용진·이원석·신평호) 생능출판사
전자공학의 기초 (이영근 저) - 광림사; 601-620p. 미적분 회로
1. 목적
2. 참고 사항
3. 참고 자료
RC 발진기/ Wien 브릿지 발진기
1. 목적
2. 참고 사항
3. 참고 자료
|
|
|
전자회로실험
-chapter24. 미분기 (예비보고서)
-chapter25. 적분기 (예비보고서)
미분기
1. 회 로 도
2. 결 과
조건 1
주파수
1KHz
C
조건 2
주파수
1KHz
C
조건 3
주파수
1KHz
C
조건 4
주파수
2KHz
C
3. 이 론
▶연산증폭기를 사용한 미분기의 간단한 회로-이상
|
|
|
|
임피던스는 무한대
(4) 입력전류는 0
(5) 출력임피던스는 0
(6) 전류는 얼마든지 크게 할 수 있다.
피드백 회로가 연결되어 있는 경우 이상적인 연산증폭기의 입력단자간의 전압은 영(zero)이 되며 이는 단락을 의미한다. 그러나 이 단락현상
|
|
|
105㎐가 된다.
또다른 계산법으로 주파수를 ω로 놓고 일반적인 수식을 구하는 것이다.
VC =-=- 에서 VC 가 최대가 되기 위해서는 가 최소가 되어야 하므로 ω=ωo 이 된다. 따라서 ω=100000㎐ 이다. 1. 목 적
2. 실험 준비물
3. 실험 계획서
|
|
|
|
1. 실험 목적
RC회로와 RL회로의 공통점과 차이점을 비교 분석한다.
RL회로의 과도응답과 정상상태응답 특성을 실험적으로 확인한다.
2. 실험 준비물
▶ 오실로스코프 1대
▶ 교류전압계(혹은 멀티미터) 1대
▶ 교류전류계(혹은 멀티미터
|
|
|
실험 목적
(1)RC 및 RL 직렬 회로를 이용하여 수동 교류 회로 소자인 커패시터와 인덕터와 특성 중 전계 및 자계 에너지 축적에 관한 특성을 파악하고 시상수의 개념을 이해한다.
(2)RC 및 RL 직렬 회로에서 커패시터와 인덕터 소자의 전류, 전압
|
|
|
실험 고찰
1. 회로 1에서, 변수 A와 B를 사용하여 U,V,W,X,Y,Z에 대한 부울 대수식으로 나타내어라
그리고, A,B,X,Y간의 드모르강관계를 나타내어라
2. 회로 2에서 7402 게이트의 입력인 변수 A,B와 X,Y간의 드모르강관계는 어떻게 되는가?
3. 회로 2에서
|
|
메뉴펼치기
