|
3. 설계 실습 계획서
(1) 전가산기에 대한 진리표를 작성하여라.
- 먼저 가산기에 대해서 알아보자. 가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되
|
|
|
같게 출력 되었다.
3. AND 게이트나 OR 게이트의 출력에 MOT 게이트를 연결하면 어떤 결과가 얻어질까?
아마도 반대되는 결과를 가져 올 것이다. 1.목적
2.이론
3.간단한문제
4.실험기기 및 부품
5.실험방법
6.이론치및예상결과
7.참고문헌
|
|
|
10번, 11번, 12번, 13번은 Input
- 7번, 9번은 Output
- 8번은 그라운드, 16번은 VCC
- VCC로 4.75V(대략 5V)정도 인가되는 것이 권장된다.
4. PSpice 시뮬레이션 회로도 및 결과
실험 1) Encoder 74LS148의 동작 이해
※ 실험 1 회로도 ※
※ 실험 1 초깃값 ※
※ 실험1
|
|
|
및 그래프 역시 LPF와 HPF의 특성과 잘 부합되도록 나타났기 때문에 만족스러운 실험이었다고 생각된다.
이번 실험을 통해서 주파수의 크기에 따라 RC, RL회로에서 출력되는 전압의 크기가 달라짐을 알 수 있었고 특히 cutoff frequency 근처에서 출
|
|
|
예비 레포트 5장.hwp
아날로그 및 디지털 회로 설계 실습
-예비레포트-
5. 신호발생기
1. 실습목적
Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인한다.
2. 설계실습 계획서
5-3-1신호발생기 설계
|
|
|
|
회로도>
≪ 표 ≫
< NAND 게이트 진리표>
≪ 그 림 ≫
< NAND 게이트 출력파형> 예비 레포트8장.hwp…………………………………7p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
8. 논리함수와 게이트
1.
|
|
|
100㎱ @300㎱ @500㎱ @700㎱ @900㎱
0000 0101 1010 1111 0100
+1001 +0000 +0111 +1110 +0101
7. 자신이 계산한 결과와 시뮬레이션한 파형이 일치하는지를 확인한다.
8. 파일을 저장하고, 그래픽 편집기와 파형 편집기를 종료시킨다.
그림 8 회로도
그림 8 시뮬레이션
|
|
|
기본화 또는 최대항(maxterm)
2.4. Sum of Product와 Product of Sum
2.5. 논리식의 간단화
2.6. 카르노도(Karnaugh Map)
2.7. 카르노도에 의한 논리회로의 간소화(간략화)
3. 실험 부품
3.1. 측정기 및 도구
3.2. 실험재료
4. 예비보고서 문제
5. 참고 문헌
|
|
|
|
R,L값을 사용하라. 8장 예비 레포트…………………………………5p
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
8장 결과 레포트…………………………………6p
Ⅰ. 실험 목적 및 동기
Ⅱ. 설계실습내용 및 분석
Ⅲ. 결론
|
|
|
|
생각하는가? 7장 예비 레포트…………………………………7p
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
7장 결과 레포트…………………………………5p
Ⅰ. 실험 목적 및 동기
Ⅱ. 설계실습내용 및 분석
Ⅲ. 결론
|
|
메뉴펼치기
