|
결과가 나오는지를 한 기능씩 확인하라. ■ 실험제목 : 산술논리연산장치
■ 관련이론
(1) ALU (arithmetic-logic unit) ; 산술논리 연산장치
(2) 산술 연산 장치
(3) 논리 연산 장치
■ 실험의 이론적 결과
(1) 예비보고서
(2) 실 험
|
|
|
논리식을 간략화 하여 직접 결과를 구한 다음 부울대수로 간략화 한 식과 카르노도로 간략화 한 식을 비교해 본 뒤 실제로 해당 논리식을 논리 게이트와 브레드 보드를 이용해 설계하고 입력신호 1을 5V라 가정한 뒤 신호를 달리해가며 측정값
|
|
|
회로도 (b) 표시기호 (c) 진리표
그림 7 JK 플립플롭
(a) D 플립플롭 (b) JK 플립플롭
그림 8 PR/CLR 플립플롭
3. 예비보고서
3.1. NAND 게이트로 이루어진 R-S 플립플롭을 설계하라.
☞
3.2. [그림 6-2]에 Clear과 Preset 기능을 추가하라.
3.3. T 플립플롭에 대한
|
|
|
선택하여 단일 출력으로 내보내 는 조합 논리회로이다. 멀티플렉서는 ‘n개의선택 (단자)변수’ 조합에 따라 많은 입력들 중 하나를 선택하여 그대로 출력에 넘겨주기 1. 실험 목적
2. 기초 이론
3. 실험 예비 보고
4. 실험 방법 및 순서
|
|
|
논리회로의 변환과의 대응을 나타낸다.
목차
-NOT회로(回路)
-AND회로(回路)
-OR회로(回路)
관련사항
-논리회로(論理回路)의 기호(記號)
-정논리(正論理)와 부논리(負論理)
-스레시홀드 -NOT회로(回路)
-AND회로(回路)
-OR회로(回路)
관련사항
-
|
|
|
논리 다이어그램으로부터 결정될 수 있다. 논리 다이어그램과 실험 데이터로부터, 부울식 열에 이 식을 표현하시오. 예를 들어 실험 1(a)과 1(b)에서 실험 데이터는 Y = A 와 같다. 이중 부정(inversion)의 부울식은 표 2-13의 첫째 행의 부울식과 같다
|
|
|
(de morgan)의 정리의식과 이 AND⇔OR변환을 사용한 논리회로의 변환과의 대응을 나타낸다. 1. NOT회로(回路)
2. AND회로(回路)
3. OR회로(回路)
4. 논리회로(論理回路)의 기호(記號)
5. 정논리(正論理)와 부논리(負論理)
6. 스레시홀드
|
|
|
이라고 한다.
setup time Ts는 클록의 상승 모서리 시점 이전에 동기식 입력신호가 변하지 않아야 되는 최소 시간간격을 말하며, hold time Th는 클록의 상승 모서리 시점 이후에 동기식 입력신호가 변하지 않아야 되는 최소 시간간격을 말한다.
<
|
|
|
때의 차이를 구별하면서 기능표를 확인할 수 있었다. 1. 목적
2. 이론
가. 반가산기(Half Adder)
나. 전가산기(Full Adder)
다. 산술논리 연산장치(Arithmetic and Logic Unit, ALU)
라. 7-세그먼트 디코더 (7-Segment Decoder)
3. 예비보고
|
|
|
논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth table이 일치했고 시뮬레이션 결과도 일치하
|
|
메뉴펼치기
