|
피드백저항을 조절 적당한 전압이득으로 변경
7번 램프의 추락사 (내부 균열이 예상됨)
해결 방안 : 새로 구매시 소요시간 10일 (포기) 설계 순서
역할 분담
서 론
간략 회로 설명
1차 회로도
2차 회로도
최종 회로도
|
|
|
<RC 직병렬 회로 결과 리포트>
사용한 캐패시터값
Capacitor Number
Rated Value
3
0.1
4
0.1
5
0.47
실험결과값
①직렬
직렬 연결한 총 캐패시턴스
, , 를 직렬로 연결
rms
R에서의 전압
4.920
3.145
==0.045
, 를 직렬로 연결
rms
R에서의 전압
4.903
3.125
=0.082
|
|
|
회로의 는 회로에서 계산된 값과 같은 저항을 연결해야 하는데 이 때 회로에서 계산된 저항과 정확히 맞는 것이 없었음.
전류가 흐르면서 생기는 저항에 의한 열손실.
측정 장치 내부의 저항에 의한 오차 발생.
실험시 실험장치 사이의 접점
|
|
|
회로 P-spice 시뮬레이션 수행 결과
회로도 )
조건 ) Start Freq :1kHz , End : 2000kHz , Points : 10001
시뮬레이션 결과 )
# log scale로 변환하지 않은 값
# x 축 log scale로 변환한 값
시뮬레이션 . 고주파 증폭 회로 실험 시뮬레이션 결과
회로도 )
조건 ) R8 : 1000k,
|
|
|
.
⑥ 새로운 에 흐르는 전류과 위상차를 측정. 총전류란에 결과 기록.
⑦ 측정한 과 를 식에 대임하여 를 계산.
⑧ 전압 와 전류 를 오옴의 법칙에 대입하여 임피던스를 구함. 이론
실험과정
|
|
|
회로가 전파정류회로 공통점고 차이점
1.일단 다이오드를 2개 이상을 사용한다는 점이 같구요 차이점은 전파의 경우 트랜스에서 탭을 따기 때문에 입력전압이 10V라면 5V 5V,양쪽으로 나뉘고 여기서 또 +/-부분중 +부분이 쓰이니까 또 절반이 되
|
|
|
전기전자공학계론
연산 증폭기
☫ 연산 증폭기
연산증폭기는 단일 실리콘 웨이퍼에 많은 개별적인 전자회로를 집적시켜 놓은 집적회로이다. 연산 증폭기는, 이상적인 증폭기와 이상적인 회로소자의 특성에 기초한 가산,
|
|
|
회로의 주파수가 높아져야 한다. 주파수가 높아지면 의 미분항 에 비해 가 상대적으로 작아진다. 따라서 를 무시할 수 있다.
5. 참고문헌
- 기초전자실험 with PSpice
P.233-246 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
3. PSpice 시뮬
|
|
|
회로 구성
< Plot vs >
- 처음 값이 +5V일 때, 값은 3.5679kΩ이다.
- 처음 측정한 값이 약 2배가 될 때의 전압 값은 3.75V이다.
- 문턱전압 2V부터 감소하는 파형으로 이 무한대의 크기를 가지며 가 를 초과하여 증가하면서 의 크기가 감소하는 것을
|
|
|
회로를 구성하는 것이었다. 회로를 구성한 후 값을 측정하였는데, 이론 상 이 값은 약 30uA정도가 나와야하며, 실험에서도 이와 비슷한 37.35uA가 나온 것을 확인할 수 있다. 약간의 오차가 발생한 것은 서로 정합되지 않은 MOSFET을 이용하여 회로
|
|
메뉴펼치기
