|
회로를 사용하면 되는데, 이 회로는 저주파 이득을 제한하게 된다.
그림 3-5 개선된 적분기 (저주파이득의 제한)
실험 6 OP - AMP 실험
◎ 결과 보고서
2. 2) 1. 5hz 1khz
10khz 100khz
2. 2) 2. OP - AMP 출력이 느려서 스위칭할 때 딜레이가 생긴다.
100hz 1khz
10k
|
|
|
회로의 주파수 응답
어떤 물리량(여기서는 주파수 f)이 변할 때 다른 물리량(여기서는 Vo/V)이 peak 값을 가질 때
공진(resonance)이 일어난다고 한다. RLC 직렬공진회로에서 공진은
, 즉 일 때 일어난다.
따라서 공진주파수는
▶ 실험 결과
실험 3-1
|
|
|
: 1개
저항 : 가변저항 1MΩ 2개, 100kΩ 2개, 10 kΩ 2개
3. 설계실습 계획서
3.1 Current-Steeing 회로 설계
3.1.1 V_DD=V_CC=10V일 때, 출력 전압 ( I )가 1mA가 되도록 <그림 10.1>과 같은 전류원을 설계하라. 이 때 MOSFET M_1, M_2로는 2N7000을 사용한다.
|
|
|
회로를 이용하여 AM복조기를 설계, 제작, 측정하여 가변 커패시터(바리콘)와 안테나, 그리고 audio power amplifier를 사용하여 광석 라디오를 제작하고 방송을 청취하여 그 동작을 확인한다.
2. 실험준비물
Oscilloscope (OSC) : 1대
Function Generator 1대
|
|
|
오늘은 챕터 12 카운터 설계입니다.
실험 목표는 다음과 같이 카운터를 설계하여, 입력 신호가 1 에서 0이 될때마다 카운터가 1씩 올라가는 회로를 설계하는 것입니다.
아시겠지만 이번 실험에 쓰는 JK 플립플록이 네거티브 타입이기 때문에 1
|
|
|
회로를 만들면 이 회로가 Thevenin 등가회로 내부에 걸리는 저항 R이다.
→ 전원을 떼어 그 자리를 선으로 이은 후 a-b사이의 저항을 측정하기 위해 위와 같이 회로를 정리하고 DMM으로 저항을 측정하여 R를 구한다.
5.3 실험계획 3.1의 계산값 V와 R
|
|
|
데브난의 정리(Thevenin’s Theorem)와 노튼의 정리(Norton’s Theorem)를 이해하고, 잡한 회로를 단순화시키는 두 정리를 실험적으로 확인함으로써 복잡한 회로에 대한 분석 능력을 키운다.
임의의 회로에서 데브난(Thevenin)의 등가회로를 이용한 계산
|
|
|
2150
932.33
735.76
5103.78
fR + 400
2350
1015.03
673.86
5111.39
fR + 600
2550
1106.06
626.15
5122.53
3. 분석
이 실험은 RLC 직렬 회로에서 주파수에 따른 전류와 임피던스의 값을 측정하는 것입니다. 위의 결과표를 보면 1.95kHz가 리액턴스 값이 0에 가까운 공진 주파수
|
|
|
실험 7 실험 IC : 555 타이머 실험
◎ 결과 보고서
1. 2)-1 이론치 : *VCC(5) = 3.3V ,, 실험치 : 4V
1. 2)-2 이론치 : Hi=0.695(R+R)C=0.7ms ,, low=0.695Ra*C=0.23ms
실험치 : Hi=0.6ms low=0.26ms
1. 2)-3 이론치 : T=0.695(R+2R)C ,, T=0.93mHz ,, 실험치 : 0.925mHz
1. 2)-4 이론치 : D===75% ,,
|
|
|
실험을 통하여 커패시터의 기능을 좀더 세부적으로 이해할 수 있었고 커페시터에 저항이 딸린 회로에 전압을 걸어주어 저항 및 커페시터에 걸리는 전압의 파형을 확인할 수 있었다. 커패시터, RL 회로의 과도 응답
1. 요 약
2. 실험 준
|
|
메뉴펼치기
