|
회로 역시 트랜지스터의 β값에 상당히 둔감한 동작을 보여줌을 확인할 수 있었다. 보다 더 작은 민감도 함수값을 위해서는(보다 더 β에 둔감한 동작을 위해서는) 컬렉터에 연결된 저항값을 보다 더 크게 하여주면 더욱 더 안정된 회로를 얻을
|
|
|
결과분석 : 555timer를 이용하여 PWM 파형을 볼 수 있었던 실험이였다.
이 실험은 주기와 Duty Ratio, 캐패시터만 설정하면 회로에 쓰이는 R_a,R_b를 계산식으로 구할 수 있다. 실험을 하면서 설정한 값들은 다음과 같다.
≪ … 중 략 … ≫
|
|
|
크기로 슬라이스하게 된다(이것을 출력 포화되었다고 한다). 1. 목적
2. 이론
3. 예비레포트
- Op-Amp 란?
- 반전 증폭기 & 비반전 증폭기
- Function Generator의 기능 및 사용법
4. 결과레포트
- 실험 및 실험방법(직접실험사진첨부)
- 고찰
|
|
|
이미터 접지 회로에서는 입력 신호가 가 교류신호이고 이 교류입력신호에 저항 과 에 의해 직류 바이어스전압이 추가되어 베이스 입력신호 로 주어진다. 따라서 이미터단이 직접 접지되어 있는 경우 직류 바이어스전압에 의해 트랜지스터는
|
|
|
결과 input이 2V가 넘어가는 시점부터 출력 전압이 반전되어 나오는 것을 확인할 수 있었다.
6. 참고문헌
[1] 대학전자회로 실험, 1997년, 청문각, 이승훈외 3명 p.303~p.311 1. 제목
2. 목적
3. 이론
4. 결과 및 분석
5. 토의
6. 참고문헌
|
|
|
증폭기를 이용하여 반전증폭기와 비반전증폭기의 회로의 동작특성 및 배경원리에 대해 알아보는 것이었다. DATA분석에 앞서 반전증폭기와 비반전증폭기의 대해 간단하게 살펴보기로 하겠다. 반전증폭기는 입력신호를 <->단자(inverting Input
|
|
|
회로가 증폭기로서 동작할 때 전압이득은 얼마인가?
(a) -10 (b) -1
(c) 1(d) 10
⇒ 회로가 증폭기로서 동작할 때는 Rf/Rs의 전압이득을 가지고 증폭기로서 동작하므로, -22㏀/2.2㏀=-10의 전압이득을 가지게 된다
3. 그림 31-1B의 회로가 적분기로서 동작
|
|
|
공통이미터증폭기의 저주파 응답에 미치는 요인에는 입력결합캐패시터, 이미터바이패스 캐패시터, 그리고 출력결합 캐패시터 모두 영향을 미치게 된다.
3. 그림 24-1의 회로에서 신호원의 임피던스가 50Ω이고 βac가 100이라고 가정할 때 오직
|
|
|
증폭기의 동산신호제거의 측정단위는 데시벨(dB)이다.
4. 차동전압이득이 100이고 동상전압이득이 0.001이면 동상신호제거는 얼마인가?
(a) 40dB(b) 60dB
(c) 80dB(d) 100dB
⇒ CMR(dB)=20log( Av(d) / Acm ) 으로 즉 20log(100/0.001) = 100dB이 나온다.
5. 그림 28-1의 회로
|
|
|
는 두 신호를 연산증폭기내에서 비교하여 두 신호 중 어느 것이 큰지에 따라 출력신호를 달리내는 회로를 비교기라고 한다. 비교기에 사용되는 입력신호는 한 개를 사용할 수 있고 두 개를 다 사용할 수도 있다. 두 개를 다 사용한다는 것은
|
|
메뉴펼치기
