|
결과를 표2에 기록하라. 그리고 똑같은 조건에서 콜렉 터에서 전압 이득을 계산하라. 그리고 그 결과를 표2에 기록하라.
8. 동작점 Q2에 대해 단계 7을 반복하라.
그림 6 트랜지스터 증폭기
PSPICE 시뮬레이션
◆ IB = 10uA
R2=4.1908[KΩ] 일때
IB = 10[uA] I
|
|
|
증폭기에서 증폭된 신호가 스피커에 최대로 전달되도록 하고 있다.
이와 같은 목적으로 부하 저항
R_2
를 변성하여 전원측 부하 저항
R_1
과 같게 한 회로망을 임피던스 정합 회로망(impedance matching networks)이라 하며 이러한 조작을 정합이라
|
|
|
결과는 이득을 갖는 반전 가산기가 될 것이다.
3. 시뮬레이션 결과 및 분석
1) 실험1 : 반전 증폭기
1) 반전 DC 증폭기
DC 증폭기 회로도
시뮬레이션 결과
분석 : 다음의 회로는 반전 DC증폭기 이다. (-)단자에 전압원이 연결되어있고 이것이 feedback
|
|
|
결과 <표 1>과 같은 결과를 얻었다.
2N2222
순방향 저항
역방향 저항
정상 여부
이미터 접합
70Ω
3.8㏁
정상
컬렉터 접합
80Ω
4.0㏁
정상
- <그림 1>과같은 BJT의 특성 측정을 위한 회로를 구성하였다. 회로에 사용된 저항은 , 의 값을 가졌다
|
|
|
회로 6-1의 회로를 구성하라.
2) 를 0V에서 8V까지 0.5V 간격으로 변화시키면서 와 를 측정하고 이로부터 와 를 계산하라. 아울러 에 따른 의 그래프를 그려라.
3) 위의 결과로부터 트랜지스터가 능동 영역에서 동작하기 위한 의 범위를 구하라. 아
|
|
|
-3dB인 4Hz에서 64Hz정도 대역 주파수 차단
3. 참고 문헌
전자공학의 기초 (이영근 저) - 광림사 691-694
3. 시뮬레이션
시뮬레이션 회로도
시뮬레이션 결과 1. 목적
2. 이론
3. 참고 문헌
3. 시뮬레이션
시뮬레이션 회로도
시뮬레이션 결과
|
|
|
전자는 베이스 층이 얇기 때문에 확산하는 거리가 짧아 곧 C-B 접합에 도착한다. C-B 접합에 도착한 전자는 공핍층의 전기장에 끌려 컬렉터 층으로 들어가서 컬렉터 단자에 도착한다. 그러므로 이미터 전자는 베이스를 지나 컬렉터로 흐르고,
|
|
|
결과를 확인해 보기 위해서 PSpice로 실험 할 내용의 회로도를 그려서 돌려보았다. 그래서 각 회로의 특징에 대해서 확인해 보았다. ‘공통 콜렉터 증폭기’의 기본적인 특징인 전압이득이 약 1이라는 것을 확실히 알 수 있었고, 같은 ‘공통 콜
|
|
|
공통 회로
시뮬레이션
시뮬레이션 결과
0.5Vp-p 의 입력 신호를 주었을 때 출력은 위상은 반대이고 약 2배 정도인 1~1.2V 가 나왔다.
그러므로 이 회로가 입력을 주었을 때 출력을 2배로 증폭시키는 증폭기라는 것을 알 수 있다. 1 목적
2 준
|
|
|
전압-전류 특성
(7) BJT 기본 증폭기
(8) 온도의존성
(9) 이미터 안정화 저항
(10) 고정바이어스
(11) 전압분배 바이어스
(12) BJT 실제 특성
(13) 이미터 공통 증폭기
(14) 달링턴 증폭기
실험방법
실험 1. 간단한 공통 이미터 증폭기
|
|
메뉴펼치기
