|
, 바이어스 전원의 배치에 따라 각각 다른 레벨을 제한할 수 있다. 실험에서 구성했던 회로들 말고도 소자를 다르게 구성했을 때 어떤 파형을 나타낼지 생각해보면 응용에 많이 도움될 것이다. 1. 실험회로
2. 실험결과
3. 결론 및 토의
|
|
|
전자회로 실험, 청문각, 1997년, p.303~p.350 실험 9. 741OP-AMP 해석 실험
1. 실험 결과
실험 9.1 DC ANALYSIS
1) DC Voltage
2) DC Current
3) Offset Voltage
실험 9.2 AC ANALYSIS
실험 9.3 Transient ANALYSIS
실험 9.4 SLEW RATE ANALYSIS
2. 토의
|
|
|
전자물리실험 II
실험 9. 연산 증폭기 II
(결과 레포트)
학 과 :
학 년 :
학 번 :
이 름 :
3. 실 험 과 정
(1) 로 두고, 정류회로에 사용할 다이오드만으로 반파정류를 수행한다. 그 결과를 표1에 기록하고, 그것으로부터 이 다이오드의 컷인전압을
|
|
|
결과값
694
mV
0V
11.11V
11.11
-3.31
3.29
19.31
170
.38
2. 고정바이어스 회로
그림 3-2
Q2N3904
VB
VE
VC
VCE
IE(mA)
IC(mA)
IB(μA)
β
결과값
3.29V
2.59V
13.17V
10.58V
3.82
3.79
22.10
171
.49
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규,
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
상대적으로 큰 전류이득을 나타냄 또한 확인할 수 있다. 14. 공통콜렉터 증폭기(이미터폴로워)
○ 실험 목적과 목표
○ 회로도
○ 실험 14의 데이터 - 수치 값
○ 실험 14의 데이터 - 오실로 스코프 및 랩뷰
○ 결과 및 결론
|
|
|
실험이었고 그 결과는 위의 실험 결과에 첨부한 사진과 같이 나왔다. 우리가 알고 있는 일반적인 미분/적분 연산의 관계 그대로 입력 파형에 대한 출력 파형이 결정됨을 알 수 있었다.
사전 보고서에서 미분기의 입 출력 파형의 관계를
|
|
|
방전의 특성을 이용하여 만들어진 회로라는 것을 알게 해주었다. 방전시간을 충분히 길게 해주는 것이 제대로 된 피크값을 가질 수 있는 회로구성의 기본요건이라는 것을 알 수 있었다. 1. 연산증폭기의 비선형
2. 능동 다이오드 회로
|
|
|
충자료의 회로를 구성한다. R1 = 33kΩ, R2 = 6.8kΩ, RC = 2.7kΩ, VCC = +12V를 사용한다.
6. 베이스 노드 X와 컬렉터 노드 Y의 전압에 해당하는 VBE, VCE를 측정하여 기록한다. 이미터와 접지 사이에 전류계를 직렬 연결하여 이미터 전류 IE를 측정하여 기록
|
|
|
회로를 구성하면서 생긴 도선이나 브레드보드의 내부저항, 전류나 전압을 측정할 때 멀티미터의 내부저항이 실험에서 발생한 오차에 영향을 미쳤을 것이다. 이러한 BJT의 특성곡선을 이용해서 DC, AC 전류 증폭기, 스위치 등등에 응용할 수 있
|
|
메뉴펼치기
