|
회로는 입력전압이 미리 정해진 기준값보다 더 큰지 또는 더 작은지를 결정할 수 있게 된다. 또한 앞에서 사용된 증폭기에서는 feedback loop이 있는 폐회로의 상태에서 동작하였지만 이와 반대로 비교기에서는 feedback loop가 없는 개회로의 상태
|
|
|
회로는 이론과 같이 트랜지스터의 β에 매우 민감한 의존성을 지닌다는 사실이 실험적으로 확인되었다.
실험 ②회로는 BJT에 흐르는 전류가 트랜지스터의 β가 아닌 외부 저항 회로 소자에 의존한다는 이론을 뒷받침해주는 결과를 보였다. 트
|
|
|
브레드 보드의 문제거나, CA3046 소자에 이상이 있어 이러한 값이 나타난 것으로 보이며, 이번 실험이 BJT를 이용한 마지막 실험이었는데, BJT에 대한 마지막 실험이 제대로 되지 않아 아쉬운 마음이 들었다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
증폭기의 동산신호제거의 측정단위는 데시벨(dB)이다.
4. 차동전압이득이 100이고 동상전압이득이 0.001이면 동상신호제거는 얼마인가?
(a) 40dB(b) 60dB
(c) 80dB(d) 100dB
⇒ CMR(dB)=20log( Av(d) / Acm ) 으로 즉 20log(100/0.001) = 100dB이 나온다.
5. 그림 28-1의 회로
|
|
|
증폭기는 입력임피던스는 낮고, 출력 임피던스는 높다. 따라서 일반적이 증폭회로에서는 거의 사용 않는다. 다만 고주파 특성은 공통 에미터 증폭기보다 좋기 때문에 고주파 증폭 또는 고주파 발진회로로 주로 사용한다.
실험결과 전압이득
|
|
|
가지며, 이는 모든 급의 동작 중 에서 가장 높은 효율이다. ○ 실험 목적과 목표
○ 회로도
○ 실험 25의 데이터
○ 실험 25의 데이터 - 오실로스코프
○ 실험 25의 데이터 - 랩 뷰
○ 실험 25의 데이터 - 부하선
○ 결과 및 결론
|
|
|
공통이미터증폭기의 저주파 응답에 미치는 요인에는 입력결합캐패시터, 이미터바이패스 캐패시터, 그리고 출력결합 캐패시터 모두 영향을 미치게 된다.
3. 그림 24-1의 회로에서 신호원의 임피던스가 50Ω이고 βac가 100이라고 가정할 때 오직
|
|
|
소스저항과 병렬로 콘덴서를 달아주면 교류적인 이득은 보상을 시킬 수 있습니다.
BJT와 JFET의 비교
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 소스 증폭기 P-spice 시뮬
|
|
|
아트-소스 사이의 전압에서 드레인-소스 사이 전압의 변화가 드레인전류를 변화시키는 함수로서 이러한 곡선은 JFET드레인 특성곡선이라고 한다.
3. 그림 19-3의 곡선이 평평해지기 시작하는 점에서 구할 수 있는 것은?
(a) IDSS (b) VP (c) VGS(off) (d)
|
|
|
공통베이스 증폭기의 동작과 특성을 설명하였다. 여기서 입력신호는 트랜지스터의 이미터단자에 가해지는 반면에 출력신호는 콜렉터단자로부터 얻는다. 이 실험에서는 또한 부하저항이 어떻게 회로의 전압이득에 영향을 미치는 지를 보여
|
|
메뉴펼치기
