|
전압이득의 주파수 특성을 확인해 보았다.
먼저 입력전압을 VAC(3V) 소자로 교체한 뒤 시뮬레이션을 실행하니 아래 그래프가 나타났다. <설계2 결과보고서>
Pspice를 이용한 전기/전자회로 모의해석
1. 설계 목표
2. Pspice 예시회로
|
|
|
실험은 BJT의 차동증폭쌍에 대해 실험을 하였는데, 전자회로시간에서 아직 배우지 않은 부분이어서 회로해석하는데 많은 어려움이 있었다. 그래도 책을 찾아보고, 실험결과를 분석해보니 차동증폭쌍에 대해 알 수 있었습니다. 실험을 하면서
|
|
|
실험의 회로는 “연산교류적분기”의 회로로써, 입력오프셋 전압과 입력오프셋 전류의 영향으로 인해 출력전압이 포화될수 있으므로 이러한 직류 성분에 대해 이득을 제한한다. 미분기
-연산증폭기를 사용한 미분기의 간단한 회로-이상
|
|
|
공통신호와 차이신호로 표현될 수 있다. 표현된 신호 중에서 연산증폭기가 증폭해 내는 신호는 차이신호이다.
(2) 오프 1. 실험목적
2. 실험이론
3. 실험기구 및 재료
4. 실험방법
5. 실험결과 및 측정값
6. 결론
|
|
|
용도의 자기장센서로 가장 많이 보급되어 있다.
3. 참고문헌
Fundamentals of Physics (6th Edition) Halliday / Resnick / Walker
http://phya.yonsei.ac.kr/～phylab/
사이언스올 www.scienceall.com
드림위즈 www.dreamwiz.com
암페어법칙
-결과보고서-
0541045 송기선
|
|
|
출력들은 +15V, -15V가 된다는 것을 이번 실험을 통해 알게 되었다. 전자회로실험의 1장인 첫 실험인데 생각했던 만큼 결과 값이 잘 나와서 실험 진행하는데에는 큰 어려움이 없었다. 1. 사용 장비 및 부품
2. 실험 방법 및 결과
3. 결론
|
|
|
결과 보고서
실험 제목: BJT 공통 컬렉터와 베이스 증폭기 회로
1 In-Lab(본 실험): NI ELVIS II 사용
■ 실험회로 1 : DMM을 이용한 소자 값 측정
소자
규격
측정값
저항
1k
0.9821k
2.2k
2.1749k
10k
9.827
10k
9.826
10k
9.843
22k
21.930k
100k
101.09k
캐패시터
1uF
1.13uF
1uF
0
|
|
|
보고서에서 작성한 =28.4Ω과 약간의 차이가 있었다.
이 있을 때
제거 후
이 있을 때
820mVpp
제거 후
1570Vpp
측정 결과
4.3kΩ
출력 저항 측정은 실험 회로도에서 을 측정하는 점에 오실로스코프의 프로브를 두고 이 있을 때와 제거 후의 전압을 측
|
|
|
회로라면 소리의 출력에는 듣는데 문제가 없으므로 소리증폭회로에 이용할 수 있을 것이라고 판단하였다.
3. 시뮬레이션 결과 및 분석
1) 실험8 : 에미터 공통 증폭기 회로 특성
1) 에미터 공통 증폭기 회로 전류 이득
베이스전류=10uA
콜렉터전
|
|
|
전자회로 11판, Robert L. Boylestad, Louis Nashelsky 지음, PEARSON
http://ko.wikipedia.org/wiki/차동증폭기
http://terms.naver.com/entry.nhn?docId=595958&mobile&categoryId=339
http://asic.postech.ac.kr/3.Class/1.Classes/05_332/exp10.pdf 제목
실험 목적
실험 장비
이론(PSpice 포함)
출처
|
|
메뉴펼치기
