|
회로의 트랜지스터에서 β가 증가한다면 VB는?
(a) 감소한다. (b) 증가한다.
(c) 근본적으로는 그대로 유지된다.
⇒ VB=Vcc×R2/(R1+R2)에서 VB값은 전혀 β의 영향을 안 받는 것을 알 수 있다 그러므로 트랜지스터의 β의 감소나 증가로 인해서 VB값은 영
|
|
|
결과 보고서
실험 제목: BJT 공통 컬렉터와 베이스 증폭기 회로
1 In-Lab(본 실험): NI ELVIS II 사용
■ 실험회로 1 : DMM을 이용한 소자 값 측정
소자
규격
측정값
저항
1k
0.9821k
2.2k
2.1749k
10k
9.827
10k
9.826
10k
9.843
22k
21.930k
100k
101.09k
캐패시터
1uF
1.13uF
1uF
0
|
|
|
결과 보고서
실험 제목: 다이오드의 전압 전류 특성
1 In-Lab(본 실험): NI ELVIS II 사용
■ 실험회로 1 : PN접합 다이오드의 전압전류 특성
① -50V ~ 50V, 간격(Increment) 0.5V
- 실험 결과 그래프 및 표 :
예비실험 데이터 / 실제실험값
■ 실험회로 1-1: ②
|
|
|
결과 토의 : 실제 실험을 통한 측정 결과, PSpice시뮬레이션의 통한 예상된 값과 실제 실험을 통해 측정된 값이 회로의 실제 구현에 따른 오차를 감안한다면 거의 일치하였다. 오차의 원인으로는 실험에 쓰인 저항의 미세한 오차와 측정 오차,
|
|
|
결과를 종합해보면 비반전 증폭기의 출력은 으로 이득(Gain)은 으로 표현된다. 또한, 위상차는 0° 가 되었다.
< 3. 실험 결과에 대한 토의 및 고찰 >
실험1.부궤환 회로를 통하여 연산증폭기의 이득에 영향을 미치는 부궤환 루프의 영향을 실
|
|
|
실험 결과, 입력 전압을 증가시켜주면 출력전압도 같이 증가 하다가 출력 전압이 약 12.54V이상은 증가하지 않는 것을 확인 할 수 있었다.
< 3. 실험 결과에 대한 토의 및 고찰 >
실험 6. 선형 레귤레이터 회로를 통하여 linear regulator의 종류인
|
|
|
수 있다.
< 3. 실험 결과에 대한 토의 및 고찰 >
실험3.적분 회로를 통하여 미분기와 적분기의 동작을 이해에 대하여 실험을 통하여 알아보았다.
미분기 회로와 적분기 회로를 구성하여 각각 미분기와 적분기의 특성에 대해 실험을 통해 시
|
|
|
실험과정상 오차를 감안하면 감소하는 이론값과 크게 다르지 않았다.
(4) 그림 5-6의 회로에서 차단 주파수보다 큰 주파수의 값들에서 전압이득은 얼마나 빨리 감소하는가?
f (Hz)
오실로스코프 결과
PSpice를 통한 시뮬레이션
Vin (V)
Vout (V)
이득 A
|
|
|
실험 결과에 대한 토의 및 고찰 >
실험4.정궤환 회로를 통하여 연산증폭기를 사용한 정궤환 회로를 구성하여, 슈미트 트리거(Schmitt trigger)회로의 특성을 관찰하고, 이를 이용한 사각파 발생기에 대하여 실험을 통하여 알아보았다.
실험1은 슈
|
|
|
58
333.33
PSpice를 통한 구형파, 삼각파발생기 실험회로 시뮬레이션 결과
→ 실험 결과 토의 : 실제 실험을 통한 측정 결과, PSpice시뮬레이션의 통한 예상된 값 & 이론값과 실제 실험을 통해 측정된 값이 거의 일치하였다.
< 3. 실험 결과에 대한
|
|
메뉴펼치기
