|
레이션한 결과는 다음과 같다.
인가전압이 0.8V 정도가 되면 급격하게 증가하기 시작하던 실제 실험에서의 전류와 달리, 이론상의 시뮬레이션에는 0.8V까지는 증가폭이 그리 크지 않았다. 그러나 대체적인 다이오드의 동작 성향은 일치함을 알
|
|
|
실험의 회로는 “연산교류적분기”의 회로로써, 입력오프셋 전압과 입력오프셋 전류의 영향으로 인해 출력전압이 포화될수 있으므로 이러한 직류 성분에 대해 이득을 제한한다. 미분기
-연산증폭기를 사용한 미분기의 간단한 회로-이상
|
|
|
있었는데, 이것은 하나의 트랜지스터가 동작하는 것을 보면 전체 회로가 공통 컬렉터 증폭기와 같이 되고 그 성격과 같이 입력신호와 출력신호와의 위상차가 없는 것이 된다고 생각해 보았다.
실험 18장에 대한 복습문제
1. 그림 18-3에 보인
|
|
|
회로에서 JFET 순방향 전달컨덕턴스가 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 의 공식을 확인해 보면 gm의 증가에 따라 전압이득은 증가함을 확인할 수 있다.
4. 그림 23-1의 회로에서 부하저항 RL
|
|
|
은 0V이다. 그리고 게이트-소스간 음전압의 크기는 1.265V인 반면 VGS(off)는 2.1V로 게이트-소스간 음전압의 크기가 VGS(off)에 비해서 작다.
2. 그림 21-1의 자기바이어스 회로에서 IDSS=10mA이고 gm0=5000㎲이면, 소스전류는 대략 얼마인가?
(a) 1mA(b) 2mA(c) 5
|
|
|
회로에서 동상신호제거비가 100,000:1이고 첨두간 입력전압이 10V일 때, 첨두간 출력전압은 얼마인가?
(a) 0.001V(b) 0.01V
(c) 0.1V (d) 1V
⇒ 동상신호제거비가 100,000:1에서 입력전압이 10V이고 28-1의 동상전압이득은 10000으로 첨두간 출력전압은 1V임을 알
|
|
|
실험에서 제너 다이의오의 변곡점이 6.2V임을 알 수있었고, 답은 그러므로 약6V의 값이 맞다고 할 수 있겠다.
2. 다이오드 특성곡선의 어느 부분에서 제너다이오드는 개방회로와 같이 되는가?
(a) 다이오드 전압이 제너전압보다 작을 때
(b) 다이
|
|
|
실험 4장에 대한 복습문제
1. 그림 1와 같은 (+) 리미터 회로의 경우 (+) 최대전압은 대략 얼마인가?
(a) 0V (b) +0.6V (c) +3V (d) +6V
⇒ 다이오드 양단의 걸리는 전압강하의 값이 대략이 0.7V이므로 양의 반주기동안 일정한 0.7V의 값을 가지게 된다.(위에
|
|
|
실험한 것이었다. 첨두간 입력전압(Vpk-pk)을 10Vpk-pk로 하여 1kHz의 주파수로 인가했을 때, 입력파형은 5Vpk값을 가진 정현파를 나타내었다. 우리가 구성한 Clamper회로를 먼저 입력신호의 음의 반주기부터 분석해 보도록 하겠다. 먼저 음의 주기일
|
|
|
컬렉터-이미터전압에 다 걸리는 것을 알 수 있다. 1. 실험목적
2. 배선(회로)도
3. 실험에 사용한 소요부품 및 장비
4. 데이터표
< 데이터-컬렉터귀환 바이어스 >
Data값에 대한 분석(결론)
Discussion
실험 12장에 대한 복습문제
|
|
메뉴펼치기
