|
vin), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Vsig의 Peak to peak는 10mV, freq는 1kHz로 설정하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율
|
|
|
Chapter 1. 관련 이론(Theoretical Background
① Thevenin's theorem
회로이론에서는 테브난 등가회로는 두 개의 단자를 포함한 전압원, 전류원, 저항의 어떤 조합도 하나의 전압원과 하나의 직렬저항으로 변환시켜 전기적 등가를 설명했다. 교류시스템
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ 연산 증폭기 (Operational Amplifier)
그림1.a - 이중 연산 증폭기 그림1.b - 연산 증폭기
연산 증폭기는 집적회로(IC) 칩이며 하나의 작은 패키지 형태로 되어 있는데 25개의 트랜지스터와 12개의 저항이
|
|
|
4.1 Karnaugh Map활용
측정문제
이론값 및 측정값 datasheet 4.1 Karnaugh Map활용
측정문제
이론값 및 측정값 datasheet
|
|
|
R.L.C 수동소자와 TTL IC
DC회로와 DC전압,전류 측정
Ohm의 법칙과 저항의 직렬 병렬 R.L.C 수동소자와 TTL IC
DC회로와 DC전압,전류 측정
Ohm의 법칙
|
|
|
7. 최대전력전달과 모터 제어
7-1. 멀티플렉서, 디멀티플렉서와 enable 단자 7. 최대전력전달과 모터 제어
7-1. 멀티플렉서, 디멀티플렉서와 enable 단자
|
|
|
5. n-Bit 이진 가산기
6. 인코더, 디코더와 7-Segment Display
측정값, pspice값 datasheet 5. n-Bit 이진 가산기
6. 인코더, 디코더와 7-Segment Display
|
|
|
8. RS Flip-Flop과 D Flip-Flop
9. JK Flip-Flop과 클락 생성 8. RS Flip-Flop과 D Flip-Flop
9. JK Flip-Flop과 클락 생성
|
|
|
실험 9, 10번을 보면 그것을 잘 알 수 있다.
결과 및 토의
⇒ 전반적으로 실험이 매끄럽게 잘 끝났다. 원래는 2N6004를 써야 했지만 예비레포트때 2SC1815를 사용하여 실험 때도 2SC1815를 사용하였는데 시뮬레이션 돌려 본 것과 비슷하게 나왔다. 이
|
|
|
회로의 측정 결과
- capacitor를 연결하면 capacitor의 충/방전에 의해서 출력파형의 형태가 좀 더 직선에 가까운 모습을 보인다. capacitor를 많이 연결 할수록 더욱 직선에 가까워진다. 즉 리플전압이 더 작아진다.
- 위의 실험에서 capacitor를 설치하
|
|
메뉴펼치기
