|
회로는 구형의 CLK 펄스를 폭이 적은 스파이크 펄스로 변환시킨다. J와 K는 제어입력으로 클럭의 에지에서 회로의 동작을 결정한다. J와 K가 모두 낮으면, 입력은 인가되지 dskg고 회로는 비활성상태가 된다.
J가 낮은 값, K가 높은 값이면, 플립-
|
|
|
T만을 사용하여 디지털 논리기능과 메모리 기능을 실현할 수도 있습니다. 이런 이유로 현재 대부분의 초대규모집적회로(VLSI)는 MOSFET으로 만들어집니다. 또한 MOSFET은 아날로그 집적회로설계에도 많이 이용되고 있습니다.
JFET와 MOSFET의 차이점
|
|
|
5
19.8dB
110kHz
1082950
100
95
39.5dB
12kHz
1140000
1k
10k
100k
■ 실험 3 : 보드분석기를 이용한 연산증폭기 반전 증폭기의 주파수 특성
임계주파수
GBP
보드분석기 이용
오실로스코프 이용
보드 분석기 이용
오실로스코프 이용
보드 분석기 이용
오실로스코
|
|
|
실험 주파수나 전류 값을 정확한 값에서 통제하지 못하고 외부에서 가해지는 물리적 힘이나 실험 장치 주변에서 생기는 전자기장 때문에 주파수가 변화하거나 해서 오차가 생길 수 있다. 목적
이론
측정 내용
실험 기구 및 장치
|
|
|
8) 1KΩ의 VR를 시계 방향으로 끝까지 돌려 놓은 다음 전압, 입력전압 및 R2(220Ω) 양단 전압을 측정할 수 있도록 한다.
5. 결과
- 다이오드의 전압 전류
R1의 위치
DIODE VOLTAGE
DIODE
CURRENT
INPUT
VOLTAGE
실험순서4
6V
0.03
6V
시계방향 끝
6.4V
0.03
15V
- 시험을
|
|
|
[ERROR : 10731] 오류 발생. 1. 실험목적
2. 실험장비
3. 실험 이론
4. 실험순서 및 방법
5. 결과
|
|
|
정값에 대한 설명이 필요.
2 설계 회로도
3 설계 결과 그래프
주파수 20Hz
주파수 2000Hz
주파수 20000Hz
4 설계 사양과 비교
항목
설계 결과(시뮬레이션)
비교
주파수
f = 20 Hz
전압 이득
Av 최대값
Vin(pp) = 0.007V
Vout(pp)=0.985V
Av = 140
전력이득 =43dB
출력
|
|
|
결과 보고서
실험 제목: 능동 필터
1 In-Lab(본 실험): NI ELVIS II 사용
■ 실험 1 : DMM을 이용한 소자 값 측정
소자
규격
측정 값
저항
2.7k
2.68k
10k
10.23k
10k
10.01k
44k
43.88k
66k
65.8k
100k
101.52k
200k
202.63k
캐패시터
10uF
10.01uF
10uF
10.03uF
47k과 68k 저항이 없어 44k
|
|
|
교류적인 이득은 보상을 시킬 수 있습니다.
BJT와 JFET의 비교
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
별 Vo/Vi을 보면 이론적인 값보다 0.02~0.05V정도 작게 측정된 것을 확인할 수 있다. 특히 WL/R=1 일 때 즉 차단 주파수일 때 Vo/Vi가 0.65로 측정되어서 이론적인 값인 0.707과 8.07%만큼의 상대오차가 발생하였다. 1. 실험 측정치
2. 결과
3. 고찰
|
|
메뉴펼치기
