|
회로를 사용하면 되는데, 이 회로는 저주파 이득을 제한하게 된다.
그림 3-5 개선된 적분기 (저주파이득의 제한)
실험 6 OP - AMP 실험
◎ 결과 보고서
2. 2) 1. 5hz 1khz
10khz 100khz
2. 2) 2. OP - AMP 출력이 느려서 스위칭할 때 딜레이가 생긴다.
100hz 1khz
10k
|
|
|
실험방법 및 순서 48
6. Simulation 50
7. 실험 결과 53
실험 6. 차동증폭기 55
1. 실험 목적 55
2. 기초이론 55
3. 실험기자재 및 부품 62
4. 실험방법 및 순서 62
5. Simulation 65
6. 실험 결과 67
실험 7. Op-Amp 기본 회로 69
1. 실험 목적 69
|
|
|
OP-amp의 Slew Rate를 비교하기 위하여 함께 도시하였다.
2. 토의
이번 실험은 일반적으로 많이 사용하는 UA741 OP-AMP의 내부회로를 직접 설계하여, 설계된 회로가 제대로 동작하는 지를 실험적으로 확인하는 것이다. OP-AMP의 내부에는, 지금껏 전자회
|
|
|
실험방법 및 순서 ……………………………………… 62
5. Simulation ……………………………………… 65
6. 실험 결과 ……………………………………… 67
실험 6. Op-Amp 기본 회로 ……………………………………… 69
1. 실험 목적 ………
|
|
|
실험 방법 4-4의 1), 2)를 PSPICE로 시물레이션하라. (직류 옵셋 전압이 0V, 피크-피크값이 10V 이고 주파수가 1kHz인 구형파는 PSPICE에서 VPULSE를 이용하고 V1=-5, V2=5, TD=0, TF=1P, PW=0.5m, PER=1m로 놓아라.)
최대전압=14.6V, 최소전압=9.5V 전자회로실험 예비
|
|
|
그 조건은 다음과 같다.
(1) 무한대의 전압이득 : Av = ∞
(2) 무한대의 입력저항 : Rin = ∞
(3) 영 옴인 출력저항 : Rout = ∞
(4) 무한대의 대역폭 : B = ∞
(5) 영인 오프 1. 실험 목적
2. 실험 장치
3. 실험 이론
4. 실험 절차
5. 참고 문헌
|
|
|
실험결과분석 :
≪ 표 - 그림 파일 ≫
기본 회로를 구성하고 각각의 point에서의 파형과 output의 파형을 찍어 위상차가 얼마나 발생하였는지 구해 보았다. 첫 번째 TP1에서는 파형을 통해 구한 위상차는
69.545° 이론값을 이용하요 구
|
|
|
실험자의 의지임을 다시 한번 알게 되었다.
참고문헌
- CMOS 아날로그 / 혼성모드 집적시스템 설계 (상, 하)
,이승훈 외 3명
- A/D 컨버터, 김재현, 1991년
- 전자회로실험, 이행세 외 1명, 2003년
- 디지털 전자회로, 유관식, 2001년
- OP-Amp 회로 실험, 강
|
|
|
실험에 비해 조금 복잡해서 회로 연결을 제대로 하지 못해서 실험시간이 매우 오래 걸렸다. 회로를 제대로 연결했는데도 결과가 안나와서 다시 회로를 검토해보니 OP앰프가 거꾸로 꼽아져있었다. OP앰프에서 작은 동그라미가 왼쪽위를 향하도
|
|
|
회로도를 분석하면 Vout이 +단자와 연결되어 있는 C1,R1와 C2,R2에 의해 분배가 되어 다시 +단자로 들어가 비반전 증폭기의 원리로 다시 Vout이 된다. 계속해서 이 과정을 반복하게 된다. 고급전자회로실험 텀프로젝트(함수발생기) 발표자료
|
|
메뉴펼치기
